[发明专利]半导体结构及其形成方法

说明书

本发明的实施例涉及半导体结构及其形成方法。在一个实施例中，一种半导体结构包括：半导体衬底；鳍，从半导体衬底延伸；栅极堆叠件，位于鳍上方；外延源极/漏极区，位于鳍中邻近栅极堆叠件；以及栅极间隔件，设置在外延源极/漏极区和栅极堆叠件之间，该栅极间隔件包括多个氧碳氮化硅层，多个氧碳氮化硅层中的每一者具有不同浓度的硅、不同浓度的氧、不同浓度的碳、和不同浓度的氮。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

半导体器件用于各种电子应用中，诸如例如个人计算机、手机、数码相机、和其他电子设备。半导体器件通常通过以下方式制造：依次在半导体衬底上方沉积绝缘层或者介电层、导电层、和材料的半导体层，并且使用光刻图案化各种材料层，以在其上形成电路组件和元件。

半导体工业通过不断减小最小特征尺寸来持续提高各种电子部件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的部件集成至给定区域中。但是，随着最小特征尺寸的减小，出现了应解决的其他问题。

发明内容

根据本发明的一个方面，提供了一种半导体结构，包括：半导体衬底；鳍，从半导体衬底延伸；栅极堆叠件，位于鳍上方；外延源极/漏极区，位于邻近栅极堆叠件的鳍中；以及栅极间隔件，设置在外延源极/漏极区和栅极堆叠件之间，栅极间隔件包括多个氧碳氮化硅层，多个氧碳氮化硅层中的每一者具有不同浓度的硅、不同浓度的氧、不同浓度的碳、和不同浓度的氮。

根据本发明的另一个方面，提供了另一种半导体结构，半导体衬底，包括沟道区；栅极堆叠件，位于沟道区上方；外延源极/漏极区，邻近沟道区；以及栅极间隔件，设置在外延源极/漏极区和栅极堆叠件之间，栅极间隔件包括：第一保护层，位于半导体衬底上方；第一主层，设置在第一保护层上方；第二主层，设置在第一主层上方；以及第二保护层，设置在第二主层上方，其中，与第一保护层、第一主层、和第二保护层中的每一者相比，第二主层具有较小的相对电容率，并且其中，对于蚀刻工艺而言，与第一主层、第二主层、和第二保护层中的每一者相比，第一保护层具有较小的蚀刻速率。

根据本发明的又一个方面，提供了一种形成半导体结构的方法，包括：形成位于鳍上的第一栅极堆叠件；分配第一前体以沉积第一氧碳氮化硅层和第二氧碳氮化硅层，第一氧碳氮化硅层位于第一栅极堆叠件和鳍的侧壁和顶面上，第二氧碳氮化硅层位于第一氧碳氮化硅层上，当沉积第一氧碳氮化硅层时，以第一流速集分配第一前体，当沉积第二氧碳氮化硅层时，以第二流速集分配第一前体，第一流速集不同于第二流速集；以及分配第二前体以沉积第三氧碳氮化硅层和第四氧碳氮化硅层，第三氧碳氮化硅层位于第二氧碳氮化硅层上，第四氧碳氮化硅层位于第三氧碳氮化硅层上，当沉积第三氧碳氮化硅层时，以第三流速集分配第二前体，当沉积第四氧碳氮化硅层时，以第四流速集分配第二前体，第三流速集不同于第四流速集。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的三维视图中的FinFET的示例；

图2和图3是根据一些实施例的在FinFET的制造中的中间阶段的三维视图；

图4A至图15B是根据一些实施例的在FinFET的制造中的另外的中间阶段的截面图；

图16示出了对于n型FinFET(NFET)器件和p型FinFET(PFET)器件的测试数据的散点图。

具体实施方式