[发明专利]薄膜晶体管阵列基板及其制造方法、显示面板和显示装置

权利要求书

1.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括以下步骤：

提供半导体半成品，所述半导体半成品包括衬底和层叠设置于所述衬底上的硅基薄膜层和绝缘层，所述硅基薄膜层和所述绝缘层之间具有界面；

对所述硅基薄膜层的沟道区进行杂质离子掺杂，形成沟道掺杂区，并且使得杂质离子与所述界面中的悬挂键结合。

2.根据权利要求1所述的制造方法，其特征在于，所述提供半导体半成品的步骤中，所述绝缘层包括在所述硅基薄膜层朝向所述衬底的表面侧的第一绝缘层，所述界面包括所述硅基薄膜层与所述第一绝缘层之间的第一界面；

所述对所述硅基薄膜层的沟道区进行杂质离子掺杂包括：

对所述沟道区进行第一次杂质离子掺杂，使得杂质离子与所述第一界面中的悬挂键结合；

在所述硅基薄膜层背离所述衬底的表面侧形成第二绝缘层，所述界面还包括所述硅基薄膜层与所述第二绝缘层之间的第二界面；

对所述沟道区进行第二次杂质离子掺杂，使得杂质离子与所述第二界面中的悬挂键结合。

3.根据权利要求1所述的制造方法，其特征在于，所述提供半导体半成品的步骤中，所述绝缘层包括在所述硅基薄膜层朝向所述衬底的表面侧的第一绝缘层、和在所述硅基薄膜层背离所述衬底的表面侧的第二绝缘层，所述界面包括所述硅基薄膜层与所述第一绝缘层之间的第一界面、和所述硅基薄膜层与所述第二绝缘层之间的第二界面；

所述对所述硅基薄膜层的沟道区进行杂质离子掺杂包括：

对所述沟道区进行第一次杂质离子掺杂，使得杂质离子与所述第一界面中的悬挂键结合；

对所述沟道区进行第二次杂质离子掺杂，使得杂质离子与所述第二界面中的悬挂键结合。

4.根据权利要求1-3任一项所述的制造方法，其特征在于，所述对所述硅基薄膜层的沟道区进行杂质离子掺杂步骤中，所述杂质离子的掺杂剂量满足能饱和所述界面中的悬挂键。

5.根据权利要求2或3所述的制造方法，其特征在于，所述杂质离子的掺杂采用离子注入工艺，其中，

所述第一次杂质离子掺杂中的注入能量满足使所述硅基薄膜层的厚度T与靶向深度T1之差ΔT为0nm～5nm；和/或，

所述第二次杂质离子掺杂中的注入能量满足使靶向深度T2为0nm～5nm。

6.根据权利要求5所述的制造方法，其特征在于，ΔT为1nm～2nm；T2为1nm～2nm。

7.根据权利要求2所述的制造方法，其特征在于，所述硅基薄膜层的厚度为30nm～50nm，所述第一次杂质离子掺杂的注入能量为10KeV～12KeV；

所述第二绝缘层的厚度为120nm～200nm，所述第二次杂质离子掺杂的注入能量为38KeV～40KeV。

8.根据权利要求3所述的制造方法，其特征在于，所述硅基薄膜层的厚度为30nm～50nm，所述第二绝缘层的厚度为120nm～200nm，所述第一次杂质离子掺杂的注入能量为48KeV～50KeV，所述第二次杂质离子掺杂的注入能量为38KeV～40KeV。

9.一种薄膜晶体管阵列基板，其特征在于，包括衬底和层叠设置于所述衬底上的硅基半导体层、栅极层和源漏极层，且所述半导体层、栅极层和源漏极层均通过绝缘层绝缘设置，其中，

所述半导体层包括源极掺杂区、漏极掺杂区和位于所述源极掺杂区和漏极掺杂区之间的沟道掺杂区，所述绝缘层包括在所述层叠的方向上分设于所述半导体层相对的两个表面侧的第一绝缘层和第二绝缘层，所述半导体层与所述第一绝缘层和所述第二绝缘层之间分别具有界面，所述界面包含与悬挂键结合的杂质离子；

所述栅极层包括栅极，所述栅极与所述沟道掺杂区对应设置；

所述源漏极层包括相间隔设置的源极和漏极，所述源极与所述源极掺杂区电连接，所述漏极与所述漏极掺杂区电连接。

10.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，所述界面中的杂质离子的量满足能饱和所述界面中的悬挂键。