[发明专利]半导体器件及其制作方法

权利要求书

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：

提供半导体结构，所述半导体结构包括衬底；

在所述衬底中形成多个隔离结构；

在所述衬底上形成第一堆叠结构；

形成贯穿所述第一堆叠结构的多个第一沟槽和多个第二沟槽，其中所述多个第一沟槽分别位于所述多个隔离结构上，所述多个第二沟槽底部暴露出所述衬底；

在所述第一沟槽和所述第二沟槽中形成存储层和沟道层，其中，所述第二沟槽中的沟道层与所述衬底电连接，所述第一沟槽中的沟道层与所述衬底通过所述隔离结构电隔离；以及

形成位线结构，所述第二沟槽内的沟道层与所述位线结构电连接且所述第一沟槽内的沟道层与所述位线结构电隔离。

2.根据权利要求1所述的制作方法，其特征在于，在所述第一沟槽和所述第二沟槽中形成存储层和沟道层之前，还包括在所述多个第二沟槽的底部进行外延生长形成导电部；

其中，在所述第一沟槽和所述第二沟槽中形成存储层和沟道层的步骤包括：

形成覆盖所述第一沟槽和所述第二沟槽内壁的所述存储层；以及

形成覆盖所述存储层的所述沟道层。

3.根据权利要求1所述的制作方法，其特征在于，在所述第一沟槽和所述第二沟槽中形成存储层和沟道层之前，还包括：

在所述第一堆叠结构上形成第二堆叠结构；

形成贯穿所述第二堆叠结构且分别与所述多个第一沟槽和多个第二沟槽连通的多个第三沟槽和多个第四沟槽；

其中，在所述第一沟槽和所述第二沟槽中形成存储层和沟道层的步骤包括：形成覆盖所述第一沟槽和所述第三沟槽以及所述第二沟槽和所述第四沟槽内壁的所述存储层；以及

形成覆盖所述存储层的所述沟道层。

4.根据权利要求2所述的制作方法，其特征在于，在所述多个第二沟槽的底部形成所述导电部之后，还包括在所述导电部上形成保护层。

5.根据权利要求1所述的制作方法，其特征在于，所述多个第一沟槽的排列方向平行于栅缝隙的延长方向，且每四排所述多个第二沟槽之间相隔一排所述多个第一沟槽。

6.一种半导体器件，其特征在于，包括：

衬底，所述衬底中具有多个隔离结构；

位于所述衬底上的第一堆叠结构，所述第一堆叠结构中具有贯穿所述第一堆叠结构的多个第一沟槽和多个第二沟槽，其中所述多个第一沟槽分别位于所述多个隔离结构上，所述多个第二沟槽底部暴露出所述衬底；

位于所述第一沟槽和所述第二沟槽中的存储层和沟道层，其中所述第二沟槽中的沟道层与所述衬底电连接，所述第一沟槽中的沟道层与所述衬底通过所述隔离结构电隔离；以及

位线结构，所述第二沟槽内的沟道层与所述位线结构电连接且所述第一沟槽内的沟道层与所述位线结构电隔离。

7.根据权利要求6所述的半导体器件，其特征在于，还包括位于所述多个第二沟槽底部的导电部。

8.根据权利要求6所述的半导体器件，其特征在于，还包括：

位于所述第一堆叠结构上的第二堆叠结构，所述第二堆叠结构中具有贯穿所述第二堆叠结构且分别与所述多个第一沟槽和多个第二沟槽连通的多个第三沟槽和多个第四沟槽；以及

位于所述第三沟槽和所述第四沟槽中的存储层和沟道层。

9.根据权利要求7所述的半导体器件，其特征在于，所述多个第二沟槽的底部延伸至所述衬底中，所述导电部的顶面高于位于所述第一堆叠结构底部的栅极层的顶面。

10.根据权利要求6所述的半导体器件，其特征在于，所述多个第一沟槽的排列方向平行于栅缝隙的延长方向，且每四排所述多个第二沟槽之间相隔一排所述多个第一沟槽。