[发明专利]半导体器件及其制造方法有效
申请号: | 202011445350.0 | 申请日: | 2020-12-08 |
公开(公告)号: | CN112490293B | 公开(公告)日: | 2022-10-11 |
发明(设计)人: | 程亚杰 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 曹廷廷 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,其特征在于,包括:
衬底,所述衬底中形成有沟槽填充结构围成的有源区;
LOCOS和位于所述LOCOS一侧的至少一个沟槽,形成于所述有源区的衬底中,所述LOCOS的顶面高于所述衬底的顶面,所述沟槽的底壁高于所述沟槽填充结构的底面,所有的所述沟槽在垂直于所述LOCOS的所述一侧的边缘方向上的长度大于在平行于所述LOCOS的所述一侧的边缘方向上的长度;
栅介质层,形成于所述沟槽的内壁以及所述沟槽外围的衬底上;以及,
栅极层,形成于所述栅介质层上以及靠近所述沟槽的部分所述LOCOS上,所述沟槽的背向所述LOCOS的一端超出所述栅极层的背向所述LOCOS的一端。
2.如权利要求1所述的半导体器件,其特征在于,所述沟槽的靠近所述LOCOS的一侧暴露出所述LOCOS。
3.如权利要求1所述的半导体器件,其特征在于,所述半导体器件包括至少两个沟槽,所有的所述沟槽沿着平行于所述LOCOS的所述一侧的边缘方向依次排列。
4.如权利要求1所述的半导体器件,其特征在于,所述LOCOS的两端与所述沟槽填充结构的侧壁顶部接触;所述栅极层的两端从所述栅介质层上以及靠近所述沟槽的部分所述LOCOS上延伸至所述沟槽填充结构上。
5.如权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括形成于所述有源区的衬底中的体区和漂移区,所述体区与所述漂移区的交界处位于所述栅极层的下方,所述漂移区包围所述LOCOS,所述沟槽从所述漂移区延伸至所述体区。
6.如权利要求5所述的半导体器件,其特征在于,所述半导体器件还包括源极区和漏极区,所述源极区位于所述栅极层的远离所述LOCOS的体区中,所述漏极区位于所述LOCOS的背向所述源极区一侧的漂移区中。
7.如权利要求6所述的半导体器件,其特征在于,所述沟槽的背向所述LOCOS的一端延伸至所述源极区上。
8.一种半导体器件的制造方法,其特征在于,包括:
提供一衬底,所述衬底中形成有沟槽填充结构围成的有源区;
形成LOCOS于所述有源区的衬底中,所述LOCOS的顶面高于所述衬底的顶面;
形成至少一个沟槽于所述LOCOS一侧的衬底中,所述沟槽的底壁高于所述沟槽填充结构的底面,所有的所述沟槽在垂直于所述LOCOS的所述一侧的边缘方向上的长度大于在平行于所述LOCOS的所述一侧的边缘方向上的长度;
形成栅介质层于所述沟槽的内壁以及所述沟槽外围的衬底上;以及,
形成栅极层于所述栅介质层上以及靠近所述沟槽的部分所述LOCOS上,所述沟槽的背向所述LOCOS的一端超出所述栅极层的背向所述LOCOS的一端。
9.如权利要求8所述的半导体器件的制造方法,其特征在于,所述沟槽的靠近所述LOCOS的一侧暴露出所述LOCOS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011445350.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类