[发明专利]面向权重二值型神经网络的预计算逐列卷积计算单元

权利要求书

1.一种面向权重二值型神经网络的预计算逐列卷积计算单元，其特征在于，该单元电路包括：

门控单元(1)，门控单元从特征图缓存中读入的一列特征值，判断特征值向量是否为全零，若为全零则将预计算单元(2)和自累加单元(4)中的寄存器时钟门控，

预计算单元(2)，预先计算从特征图缓存中读入的一列特征值与4种不同权重向量([+1,-1,-1],[+1,-1,+1],[+1,+1,-1],[+1,+1,+1])的点积，并存入预计算单元内部的寄存器作为表值供查找单元(3)选择，

查找单元(3)：根据从卷积核缓存中读入的实际权重向量，从预计算单元中选择对应的点积供自累加单元累加，

自累加单元(4)：根据权重列向量索引和特征值列向量索引，从累加寄存器组中选择对应的数据与查找单元(3)的输出数据进行累加。

2.根据权利要求1所述面向权重二值型神经网络的预计算逐列卷积计算单元，其特征在于，所述门控单元(1)包含对特征值向量是否为全零元素的检测逻辑，检测结果通过反相器连接至集成时钟的门控单元的使能端clk_en，其输入为系统时钟clk_i，其输出clk_o连接至预计算单元(2)中各个寄存器的时钟引脚，与clk_o的产生过程相似，特征值向量是否全零的检测结果通过反相器，再经过一个寄存器延迟一个时钟周期后，连接至另一集成时钟的门控单元的使能端，其输入为系统时钟clk_i，其输出clk_o2连接至累加寄存器组中各个寄存器的时钟引脚，相比于clk_o，clk_o2在相位上延迟一个时钟周期。

3.根据权利要求1所述面向权重二值型神经网络的预计算逐列卷积计算单元，其特征在于，所述预计算单元(2)包含3个减法器、3个加法器和4个多比特寄存器组；第二特征值a1和第三特征值a2分别连接至第一减法器和第一加法器的输入端，得到temp0＝a1-a2，temp1＝a1+a2，第一特征值a0和第一减法器的输出temp0连接至第二减法器的输入，第二减法器的输出为P1＝a0-a1+a2，第一减法器的输出temp0和第一特征值a0连接至第二加法器的输入，第二加法器的输出为P2＝a0+a1-a2，第一特征值a0和第一加法器的输出temp1连接至第三减法器的输入，第三减法器的输出为P0＝a0-a1-a2，第一加法器的输出temp1和第一特征值a0连接至第三加法器的输入，第三加法器的输出为P3＝a0+a1+a2。P0-P3分别连接至4个累加寄存器组，每组寄存器分别存储一个列卷积计算结果；此外，第一减法器和第一加法器的输出temp0和temp1可被计算输出特征图第二行的逐列卷积计算单元电路中的预计算单元共享，从而减少运算次数。

4.根据权利要求1所述面向权重二值型神经网络的预计算逐列卷积计算单元，其特征在于，所述查找单元(3)包含：

第一数据选择器(MUX1)，其输入端接预计算单元中的4个寄存器组P0、P1、P2、P3输出，其控制端与第三选择器(MUX3)和第四选择器(MUX4)的输出相连接，

第二数据选择器(MUX2)，其输入端接第一选择器(MUX1)的输出和数据异号器(I3)的输出，其控制端与卷积核缓存(W_BUF)的第一个权重输出相连接，

第三数据选择器(MUX3)，其输入端接卷积核缓存(W_BUF)的第二个权重输出和第一反相器(I1)的输出，其控制端与卷积核缓存(W_BUF)的第一个权重输出相连接，

第四数据选择器(MUX4)，其输入端接卷积核缓存(W_BUF)的第三个权重输出和第二反相器(I2)的输出，其控制端与卷积核缓存(W_BUF)的第一个权重输出相连接，

第一反相器(I1)，其输入端接卷积核缓存(W_BUF)的第二个权重输出，其输出与第三数据选择器(MUX3)的输入端相连接，

第二反相器(I2)，其输入端接卷积核缓存(W_BUF)的第三个权重输出，其输出与第四数据选择器(MUX4)的输入端相连接，

数据异号器(I3)，其输入端接第一选择器(MUX1)的输出端，其输出与第二选择器(MUX2)的输入相连接。