[发明专利]计算系统功率管理设备、系统和方法在审
申请号: | 202011456888.1 | 申请日: | 2020-12-11 |
公开(公告)号: | CN112987898A | 公开(公告)日: | 2021-06-18 |
发明(设计)人: | N·乔拉;A·格罗弗;G·德索利;K·J·多里;T·勃伊施;P·库玛 | 申请(专利权)人: | 意法半导体股份有限公司;意法半导体国际有限公司 |
主分类号: | G06F1/26 | 分类号: | G06F1/26 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 罗利娜 |
地址: | 意大利阿格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 计算 系统 功率 管理 设备 方法 | ||
1.一种片上系统SoC设备,包括:
一个或多个处理器;
存储器,被耦合到所述一个或多个处理器,并且具有多个存储器电路,其中,所述多个存储器电路中的每个相应的存储器电路被耦合到用于相应的所述存储器电路的相应的镇流器驱动器以及相应的激活存储器信号开关;以及
一个或多个电压调节器,被耦合到镇流器驱动器栅极节点以及相应的所述存储器电路中的至少一个存储器电路的偏置节点。
2.根据权利要求1所述的SoC设备,其中所述一个或多个电压调节器中的每个电压调节器是低压降调节器(LDO)。
3.根据权利要求1所述的SoC设备,其中,在操作中,用于相应的存储器电路的相应的所述激活存储器信号开关使得相应的所述存储器电路在针对相应的所述存储器电路的激活状态与针对相应的所述存储器电路的保持状态之间转换。
4.根据权利要求1所述的SoC设备,其中所述多个存储器电路中的每个相应的存储器电路经由相应的所述存储器电路的相应的偏置节点耦合到相应的电压调节器,并且其中相应的所述电压调节器的所述输出被耦合到用于相应的所述存储器电路的相应的所述镇流器驱动器的栅极节点。
5.根据权利要求1所述的SoC设备,其中被耦合到所述多个存储器电路的所述一个或多个电压调节器是公共电压调节器,所述公共电压调节器被耦合到用于所述多个存储器电路中的每个存储器电路的每个相应的镇流器驱动器的相应的栅极节点。
6.根据权利要求5所述的SoC设备,其中所述多个存储器电路包括第一组存储器电路和附加存储器电路,其中所述附加存储器电路的偏置节点被耦合到所述公共电压调节器的公共偏置节点,并且其中所述附加存储器电路在操作中被维持在保持状态中。
7.根据权利要求6所述的SoC设备,其中所述附加存储器电路具有的尺寸小于所述第一组存储器电路中的任何存储器电路的尺寸。
8.根据权利要求6所述的SoC设备,其中所述第一组存储器电路中的至少一个存储器电路的偏置节点经由第一开关耦合到所述公共电压调节器的所述公共偏置节点,并且其中在操作中,所述第一开关响应于用于所述至少一个存储器电路的相应的所述激活存储器信号开关的断开而闭合。
9.根据权利要求8所述的SoC设备,包括:延迟电路装置,被耦合到所述开关,其中在操作中,所述延迟电路装置响应于所述至少一个存储器电路的相应的所述激活存储器信号开关的断开,而延迟所述第一开关的所述闭合。
10.根据权利要求1所述的SoC设备,其中所述多个存储器电路包括第一组存储器电路以及附加存储器电路,所述附加电路在操作期间被维持在保持状态中,其中所述SoC设备包括控制逻辑,所述控制逻辑被耦合到用于所述第一组存储器电路的至少一个存储器电路的所述激活存储器信号开关、以及在所述附加存储器电路的偏置节点与所述至少一个存储器电路的偏置节点之间耦合的第一开关,并且其中在操作中,所述控制逻辑至少部分地基于在所述附加存储器电路的所述偏置节点处的电压处于在所述至少一个存储器电路的所述偏置节点处的电压的阈值范围内,来闭合所述第一开关。
11.根据权利要求1所述的SoC设备,其中所述多个存储器电路包括静态随机存取存储器(SRAM)阵列。
12.根据权利要求1所述的SoC设备,其中用于所述多个存储器电路的相应的所述镇流器驱动器被嵌入到所述多个存储器电路内,并且被分布到所述多个存储器电路内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司;意法半导体国际有限公司,未经意法半导体股份有限公司;意法半导体国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011456888.1/1.html,转载请声明来源钻瓜专利网。