[发明专利]芯片、数据搬移方法和电子设备

说明书

本申请提出一种芯片、数据搬移方法和电子设备。其中，上述芯片可以包括，至少一处理内核和至少一存储器分区。其中，上述存储器分区包括高速缓存系统、内存系统，以及直接存储器访问控制器DMA。上述DMA，与上述高速缓存系统以及上述内存系统分别连接，用于进行上述存储器分区内部的不同存储空间之间的数据搬移。

技术领域

本申请涉及计算机技术，具体涉及一种芯片、数据搬移方法和电子设备。

背景技术

随着计算机技术的快速发展，各类芯片的运算能力逐步提升。而芯片运算能力的提升，要求较高的数据搬移效率。

在相关技术中，当芯片内部的存储器分区中需要进行第一存储空间与第二存储空间之间的数据搬移时，处理内核需要先将数据从第一存储空间中读出，并存储在该处理内核内。然后，该处理内核再将存储的该数据读出并写入第二存储空间中。

可见，在相关技术中，存储器分区内部的不同存储空间之间进行数据搬移需要经过处理内核，数据搬移效率较低。

发明内容

有鉴于此，本申请公开一种芯片，上述芯片包括：

至少一处理内核和至少一存储器分区；其中，上述存储器分区包括高速缓存系统、内存系统，以及直接存储器访问控制器DMA；上述DMA，与上述高速缓存系统以及上述内存系统分别连接，用于进行上述存储器分区内部的不同存储空间之间的数据搬移。在示出的一实施例中，上述至少一处理内核中的第一处理内核与上述至少一存储器分区的第一存储器分区中的上述DMA连接；上述至少一处理内核中的第一处理内核用于向第一存储器分区中的DMA发送数据搬移指令，其中，上述至少一存储器分区包括上述第一存储器分区；上述第一存储器分区中的DMA，用于基于上述数据搬移指令，进行上述第一存储器分区中的不同存储空间之间的数据搬移。

在示出的一实施例中，上述高速缓存系统包括多级高速缓存，其中，上述多级高速缓存中的最后一级高速缓存的至少一部分存储空间被配置为便笺存储器SPM；上述DMA用于进行上述最后一级高速缓存中被配置为SPM的存储空间与上述内存系统之间的数据搬移。

在示出的一实施例中，上述高速缓存系统的最后一级高速缓存支持三种工作模式，其中，在第一工作模式中，上述最后一级高速缓存的全部存储空间被配置为缓存器CACHE，在第二工作模式中，上述最后一级高速缓存的全部存储空间被配置为SPM，在第三工作模式中，上述最后一级高速缓存的一部分存储空间被配置为CACHE，另一部分存储空间被配置为SPM。

在示出的一实施例中，上述存储器分区还包括模式配置器，用于基于用户配置信息，配置上述高速缓存系统中的最后一级高速缓存的工作模式。

在示出的一实施例中，上述芯片的至少一处理内核与上述至少一存储器分区中的DMA通过主片上网络互相访问；和/或，上述DMA、上述高速缓存系统以及上述内存系统之间通过子片上网络互相访问。

在示出的一实施例中，上述存储器分区内部的不同存储空间之间的数据搬移包括下列中的至少一种：上述高速缓存系统的最后一级高速缓存内的不同存储空间之间的数据搬移；上述内存系统内的不同存储空间之间的数据搬移；上述高速缓存系统的最后一级高速缓存内的存储空间与上述内存系统内的存储空间之间的数据搬移。

在示出的一实施例中，上述芯片包括的至少一存储器分区采用统一内存访问。

在示出的一实施例中，上述处理内核，用于向上述至少一存储器分区中的至少一个DMA广播数据搬移指令。

在示出的一实施例中，上述数据搬移指令包括：数据搬移类型、数据长度、源存储地址、以及目的存储地址。