[发明专利]一种6T SRAM存算装置、存算系统及存算方法

说明书

本发明涉及一种6T SRAM存算装置、存算系统及存算方法。存算装置包括存储部分和计算部分，其中的存储部分包括4个晶体管，控制数据和权重向存储部分的写入；计算部分包括2个晶体管，利用2比特输入的计算模式对存储部分的数据和权重做加权计算。存算系统以存算装置为核心，利用输入驱动器输入数据并存储，利用行解码器输入权重并存储，利用列译码和位线驱动模块实现权重由存储部分到计算部分的传递，利用加权按位乘累加输出模块对计算部分的输出结果做乘累加计算。本发明的存算装置和存算系统相比现有技术能够简化计算机的存算结构，减小占用面积；存算方法相比现有1比特输入的计算方法具有更高的计算精度和计算效率。

技术领域

本发明涉及计算机技术领域，特别是涉及一种6T SRAM存算装置、存算系统及存算方法。

背景技术

计算机的存算能力在很大程度上影响了计算机的整体性能。在计算机的传统计算过程中，用于计算的权重需要在存储器和运算单元之间往复移动，对功耗要求较高。且计算机中传统的存算结构8T SRAM（8T表示8个晶体管，SRAM表示静态随机存储器）自身晶体管数量较多，面积较大，采用1比特输入的计算模式，其存算效率和准确率均较低。

基于此，现有需要结构简单、面积较小，但存算精度较高的存算结构，以提升计算机的整体存算能力。

发明内容

为了解决上述问题，本发明设计了一种6T SRAM存算装置、存算系统及存算方法，能够减少计算机中存算结构内的晶体管数量，减小存算结构在计算机内的占有面积，简化计算机内部结构；提出的2比特输入的计算模式相比1比特输入的计算模式具有更高的存算精度和准确率，能够有效提升计算机的存算能力。

为实现上述目的，本发明提供了如下方案：

一种6T SRAM存算装置，包括存储部分和计算部分，所述存储部分包括晶体管M1、晶体管M2、晶体管M3和晶体管M4，所述存储部分用于存储输入的权重，所述计算部分包括晶体管M5和晶体管M6，所述计算部分用于对输入的数据和所述权重做计算操作；

所述晶体管M5的栅极作为所述存算装置的第一数据输入端连接至输入线VWLM；所述晶体管M6的栅极作为所述存算装置的第二数据输入端连接至输入线VWLL；

所述晶体管M5的漏极与所述晶体管M3的漏极连接，用于从所述晶体管M3获取第一权重；所述晶体管M6的漏极与所述晶体管M4的漏极连接，用于从所述晶体管M4获取第二权重；所述晶体管M5的源极连接至输出线RBLM，所述晶体管M5对所述第一数据和所述第一权重做加权计算得到第一加权结果并通过所述晶体管M5的源极输出，所述晶体管M6的源极连接至输出线RBLL，所述晶体管M6对所述第二数据和所述第二权重做加权计算得到第二加权结果并通过所述晶体管M6的源极输出。

本发明还介绍了一种6T SRAM存算系统，在6T SRAM存算装置的基础上构建，在所述存算装置的基础上还包括：

输入驱动器，

通过所述输入线VWLM与所述晶体管M5的栅极连接，用于向所述晶体管M5中输入所述数据的第一比特；

通过所述输入线VWLL与所述晶体管M6的栅极连接，用于向所述晶体管M6中输入所述数据的第二比特；

加权按位乘累加输出模块，

通过所述输出线RBLM与所述晶体管M5的源极连接，

通过所述输出线RBLL与所述晶体管M6的源极连接，

用于对所述输出线RBLM输出的所述第一加权结果和所述输出线RBLL输出的所述第二加权结果做乘累加计算。

本发明还介绍了一种6T SRAM存算装置的存算方法，基于6T SRAM存算装置实现，包括：

获取输入数据，并将所述输入数据转换为2比特形式；