[发明专利]一种MOS栅控晶闸管及其制造方法

说明书

本发明涉及功率半导体技术领域，具体的说是适用于脉冲功率领域的一种MOS栅控晶闸管及其制造方法。本发明主要通过改进常规MOS栅控晶闸管的器件结构，使之具有常关特性，同时与避免了其应用于脉冲功率领域时因栅介质击穿导致的脉冲系统发生失效的问题，即在简化驱动电路的同时提升脉冲系统可靠性。

技术领域

本发明涉及功率半导体技术领域，具体的说是适用于脉冲功率领域的一种MOS栅控晶闸管及其制造方法。

背景技术

脉冲功率系统中，经常通过储能系统以及利用功率半导体开关实现对能量在时间宽度上的压缩，产生瞬态的高功率脉冲。对于电流脉冲，一般要求其具有较大的上升沿di/dt和峰值电流。而功率半导体开关作为功率脉冲系统中的关键器件，决定着系统的输出功率，因此也对其峰值电流以及di/dt能力提出了相应的要求。

常规MOS控制晶闸管(MOS-Control Thyristors，MCTs)具有电流密度大、开关速度快、导通压降小等特点，很适合应用于功率脉冲领域。但由于常规MCT是常开器件，需要在栅上施加负压以维持阻断状态，因此其驱动电路复杂，且不利于提高系统的可靠性。在此基础上，一种具有阴极短路结构的MOS控制晶闸管(Cathode-short MCT,CS-MCT)被提出，与常规MCT相比，其引入了阴极短路区。在正向阻断时，阴极短路区提供了空穴抽取路径，使器件在栅极零偏置下就可以实现正向阻断，具有常关特性，有利于简化驱动电路。同时，CS-MCT能在较小的导通电流下被触发，使其在较大电流范围内具有较小的导通电阻。但常规MCT与CS-MCT在脉冲放电时，由于具有较大的di/dt，从器件阴极到地的寄生电感上均会产生很大的感生电动势，栅电容两端电势差增大，容易导致栅氧化层击穿，造成脉冲系统失效。

发明内容

本发明的目的，是使MOS控制晶闸管具有常关特性，同时避免MOS控制晶闸管应用于脉冲功率领域时因栅介质击穿导致脉冲系统发生失效的问题，即在简化驱动电路的同时提升脉冲系统可靠性。

本发明的技术方案：一种MOS栅控晶闸管，其元胞结构包括由阳极10和位于阳极10底部的阳极金属11构成的阳极结构、位于阳极结构顶部的漂移区1、位于漂移区1顶部的栅极结构以及阴极结构；其特征在于，所述N型漂移区1中具有P型阱区4，所述P型阱区4上层具有N型阱区5；所述N型阱区5上层具有P型源区6；所述栅极结构与P型阱区4顶部的一端接触，所述栅极结构包括栅氧化层2、位于其上表面的多晶硅3和栅极金属9；所述栅氧化层2的底部同时与N型漂移区1的上表面、部分P型阱区4的上表面、部分N型阱区5的上表面和部分P型源区6的上表面接触；所述栅极金属9与部分多晶硅3上表面接触，同时延伸至远离多晶硅3一侧，并与远离多晶硅3一侧的部分P型阱区4上表面接触；所述阴极结构包括阴极金属8，阴极金属8与部分P型源区6的上表面和部分N型阱区5的上表面接触；所述栅氧化层2和多晶硅3与阴极金属8之间通过绝缘介质层7完全隔离；所述阴极金属8和阴极金属9之间通过绝缘介质层7完全隔离。

本发明还提出了一种MOS栅控晶闸管的制造方法，包括以下步骤：

第一步：采用衬底硅片制作结终端，形成N型漂移区1；

第二步：在N型漂移区1上表面通过热氧生长栅氧化层2，在栅氧化层2表面淀积多晶硅3，并进行刻蚀；

第三步：采用多晶硅自对准技术，在N型漂移区1上表面通过离子注入和推结形成P型阱区4；

第四步：在P型阱区4中注入N型杂质形成N型阱区5；

第五步：在N型阱区5中注入P型杂质形成P型源区6；

第六步：在器件表面淀积BPSG绝缘介质层7，刻蚀欧姆接触孔，所述绝缘介质层7完全覆盖多晶硅3的上表面和侧面；

第七步：在器件正面淀积第一层金属并刻蚀第一层金属，形成阴极金属8；