[发明专利]一种阱内高压高精度的多晶硅电阻及其制作方法

说明书

本发明公开了一种阱内高压高精度多晶硅电阻及其制作方法，涉及半导体技术领域，所述方法包括：形成硅衬底；在所述硅衬底的上表面通过杂质扩散掺杂的方式形成第一厚度的辅助漂移区；在所述辅助漂移区的上表面再通过杂质扩散掺杂或淀积的方式形成漂移区；在所述漂移区的上表面形成第二厚度的外延层区域，并通过有源场区定义得到高压阱；在所述高压阱内生长多晶硅电阻。多晶硅电阻生长在高压阱中，电阻四周被绝缘介质包裹并封闭。封闭的电阻全绝缘，无漏电，不易受热膨胀，温度系数好且可以兼容集成在各种CMOS工艺中。

技术领域

本发明涉及一种阱内高压高精度多晶硅电阻及其制作方法，属于半导体制作技术领域。

背景技术

在传统集成电路制作工艺中，耐高压多晶硅电阻一般是生长在厚栅氧化物(二氧化硅介质膜)的顶部；同时为了增大耐压，会在栅氧化物介质膜下方的衬底内通过掺杂形成一个隔离阱，而多晶硅电阻是生长在栅氧化物介质膜上的，同MOS(Metal OxideSemiconductor，晶体管)器件的栅电极在同一层次中，它们的生长方式一致。因而，这种结构的多晶硅电阻同MOS器件的多晶硅栅极材料一样，缺陷多、精度较低、容差小且不易调节。如果多晶硅电阻较厚(多晶硅电阻做熔断器)时，生长在栅氧化物介质膜上的多晶硅电阻还会抬高绝缘介质层的高度，增加圆片的厚度，给降低栅极高度带来困难，而且不利于器件尺寸的缩小。一般只有传统的高压BCD工艺中才能提供耐高压的多晶硅电阻及MOS器件等，因为它们需要较厚的栅氧化物介质膜。而对于上百伏特甚至几百伏特的电压，则只能通过特殊的器件工艺来实现，比如采用耐超高压的LDMOS、LDDMOS、VDMOS以及IGBT等等。这些特殊的工艺，由于采用了全新技术，是近年来热门的耐超高压工艺制作技术。但正是由于这种工艺特殊性，与普通的高压BCD工艺(耐压几十伏特)相比，其工艺制作成本较高，器件尺寸和芯片面积较大，不利于系统集成和缩小。目前流行的高压BCD工艺中，大部分MOS器件是耐高压的，性能优异的低压器件很少，可选择性较小。而且高压器件的阈值普遍较大，器件特性没有低压器件好，在某些应用场合并不合适。

发明内容

本发明的目的在于提供一种阱内高压高精度多晶硅电阻及其制作方法，用于解决现有技术中存在的问题。

为达到上述目的，本发明提供如下技术方案：

根据第一方面，本发明实施例提供了一种阱内高压高精度多晶硅电阻的制作方法，所述方法包括：

形成硅衬底；

在所述硅衬底的上表面通过杂质扩散掺杂的方式形成第一厚度的辅助漂移区；

在所述辅助漂移区的上表面通过杂质扩散掺杂或淀积的方式形成漂移区；

在所述漂移区的上表面通过淀积方式形成第二厚度的外延层区域，并通过有源场区定义得到高压阱；

在所述高压阱内生长多晶硅电阻。

可选的，在所述高压阱内生长多晶硅电阻，包括：

在所述高压阱上淀积光刻胶，并在显影光刻后，通过离子刻蚀方式形成第一深度的高压隔离环槽；

在所述高压隔离环槽中淀积并填充STI绝缘隔离介质。

可选的，所述方法还包括：

去除所述高压阱上表面的光刻胶后进行平面化处理；

在平面化处理后的上表面再次淀积光刻胶并进行显影，之后湿法蚀刻去除光刻胶后得到多晶硅生成区域；

在所述多晶硅生成区域通过离子刻蚀工艺刻蚀出第二深度的多晶硅空腔区；

在所述多晶硅空腔区的底部淀积绝缘隔离介质膜。

可选的，所述方法还包括：

通过化学气象淀积工艺在所述多晶硅空腔区中淀积并填充多晶硅；