[发明专利]一种基于软件锁相环的PAM4信号时钟数据恢复方法

说明书

本发明涉及一种基于软件锁相环的PAM4信号时钟数据恢复方法，步骤：(1)对输入数据进行统计，统计直方图的四个峰值位置即为PAM4信号的四个电平；(2)以步骤(1)得到的四个电平判决阈，对每个数据点进行电平判断，得到数据边沿位置；(3)相邻边沿位置之差为脉冲宽度，对脉冲宽度进行统计，得到传输速率；(4)以传输速率为基准，在每个脉冲内生成同步时钟；(5)把同步时钟输入软件PLL，输出参考时钟，用参考时钟做出的眼图滤除了低频抖动。本发明接收PAM4信号，并将同步时钟输出到软件PLL，从数据中提取出同步时钟，获得更好的抖动测量性能。

技术领域

本发明涉及一种基于软件锁相环的PAM4信号时钟数据恢复方法，属于时钟数据恢复(Clock Data Recovery,CDR)领域。

背景技术

高速串行通信已经成为高速互连技术的主流，例如由发送端，信道和接收端组成的 SerDes电路。当今大多数高速串行通信系统使用的是不归零码(Not Return to Zero,NRZ)，然而PAM4(4Pulse Amplitude Modulation)信号每个符号可以传输2bit信息，要实现同样的信号传输能力，PAM4信号的速率只需达到NRZ信号的一半即可，信道对其造成的损耗大大减小。因此PAM4信号在高速串行通信中具有广阔的应用前景。

时间抖动测量是评估高速串行通信系统性能的重要手段。为了执行这种类型的测量，使用了不同的信号分析方法，例如时钟数据恢复(CDR)技术。CDR是接收端的关键模块，它可以消除不必要的抖动，提取时钟信号并对接收到的数据重新采样。通常，CDR 系统包含一个锁相环(PLL)，它由鉴相器，环路滤波器和压控振荡器组成。但是，大多数CDR技术都是基于电路设计，并且很少有基于软件设计的CDR技术，尤其是针对PAM4 码型。尽管CDR电路被广泛使用，但它无法提取PAM4码型的所有信号边沿，这会导致一些抖动信息的丢失，从而影响抖动测量。同时，CDR电路的PLL由于其鉴相器的非线性在实际应用中受到限制。

L.Shuang,Y.Peng,T.Feng and D.Yue,Research and implementation ofclock recovery method based on software PLL,2017 13th IEEE InternationalConference on Electronic MeasurementInstruments(ICEMI),Yangzhou,2017,pp.366-370,doi: 10.1109/ICEMI.2017.8265819.这篇文章针对NRZ码型恢复时钟数据，NRZ码型每个符号可以传递1bit的信息，本发明针对PAM4码型，它每个符号可以传递2bit的信息。因此当每秒发送固定数量的比特时，PAM4信号的波特率低于NRZ信号，这样可以减少信号在信道的衰减。

发明内容

本发明技术解决问题：克服现有技术的不足，提供一种基于软件锁相环的PAM4信号时钟数据恢复方法，接收PAM4信号，并将同步时钟输出到软件PLL，从数据中提取出同步时钟，获得更好的抖动测量性能。

本发明技术解决方案：一种基于软件锁相环的PAM4信号时钟数据恢复方法，包括以下步骤：

(1)对输入数据进行统计，统计直方图的四个峰值位置即为PAM4信号的四个电平，提取出四个电平判决阈；

(2)以步骤(1)得到的四个电平判决阈，对每个数据点进行电平判断，得到Minortransition,Intermediate transition,Major transition三种数据边沿位置；所述Minor Transition：数据只经过Mid_H或Mid或Mid_L；Intermediate Transition：数据经过Mid_H、Mid或Mid、Mid_L；所述Major Transition：数据经过Mid_H、Mid 和Mid_L；

(3)相邻边沿位置之差为脉冲宽度，对脉冲宽度进行计算，得到传输速率；