[发明专利]一种FPGA与微控制器间实时可靠的波形数据传输电路

权利要求书

1.一种FPGA与微控制器间实时可靠的波形数据传输电路，其特征在于，包括：冲突检测模块，波形数据候选存储模块，数据跨时钟域模块，波形数据采集模块以及微控制器接口模块：

所述波形数据采集模块用于向其前端的模数转换模块发出开始转换信号，以使得所述模数转换模块基于所述开始转换信号对目标信号进行模数转换，并且波形数据采集模块基于所述开始转换信号进行数据接收并基于数据刷新时刻生成数据有效信号，并且根据所述数据有效信号生成数据展宽信号，所述数据展宽信号的宽度大于所述数据有效信号，并且所述数据展宽信号的中心与所述数据有效信号的边沿对齐；

数据跨时钟域模块基于所述数据有效信号对所采集的波形数据进行存储；

所述冲突检测模块接收所述波形数据采集模块的所述数据展宽信号和所述微控制器接口模块发出的读取波形数据信号，并基于所述读取波形数据信号向所述数据跨时钟域模块发出两次读取请求信号，第一次读取请求信号与所述读取波形数据信号同步，第二次读取请求信号与第一次读取请求信号之间间隔时间大于所述数据展宽信号有效长度；

所述数据跨时钟域模块分别基于两次读取请求信号进行数据读取并将所读取数据送往波形数据候选存储模块并采用不同的寄存器存储；

并且所述冲突检测模块将第二次读取请求信号和数据展宽信号进行检测比对，确定所述第二次读取请求信号与数据展宽信号是否同时有效，如果同时有效则视为冲突，并且所述冲突检测模块将冲突信号送到所述波形数据候选存储模块，若没有冲突发生，则所述波形数据候选存储模块将存储的第二次读取的数据输出给所述微控制器接口模块，若有冲突发生，则所述波形数据候选存储模块将所存储的第一次读取的数据输出给所述微控制器接口模块；

所述微控制器接口模块将其所接收到的数据返回给所述微控制器。

2.根据权利要求1所述的FPGA与微控制器间实时可靠的波形数据传输电路，其特征在于，所述数据展宽信号宽度满足如下要求：

展宽信号有效时间N×T₁，且N/2×T₁T₂；

其中N为正整数，T₁为时钟区域1时钟的周期，T₂为时钟区域2时钟的周期。

3.根据权利要求1所述的FPGA与微控制器间实时可靠的波形数据传输电路，其特征在于，所述冲突检测模块、所述波形数据候选存储模块、所述数据跨时钟域模块、所述波形数据采集模块以及所述微控制器接口模块均为FPGA内可通过硬件描述语言verilog或VHDL进行描述，从而实现的硬件逻辑数字电路。

4.根据权利要求1所述的FPGA与微控制器间实时可靠的波形数据传输电路，其特征在于，所述数据跨时钟域模块为具备两个时钟接口、可以存储和读取数据的存储单元。

5.根据权利要求1所述的FPGA与微控制器间实时可靠的波形数据传输电路，其特征在于，所述微控制器接口模块为能够识别微控制器的读写请求，并且能够接收和传输数据到微控制器的硬件逻辑电路。

6.根据权利要求1-5之一所述的FPGA与微控制器间实时可靠的波形数据传输电路，其特征在于，所述FPGA为可编程硬件。