[发明专利]形成多层互连结构的方法在审

申请号：	202011476748.0	申请日：	2020-12-15
公开（公告）号：	CN113013087A	公开（公告）日：	2021-06-22
发明（设计）人：	王菘豊;梁顺鑫;彭羽筠;李芳苇;朱家宏;卡迪尔巴德·姆鲁尼尔·阿必吉斯;林耕竹	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/768	分类号：	H01L21/768;H01L21/8234
代理公司：	北京律诚同业知识产权代理有限公司 11006	代理人：	徐金国
地址：	中国台湾新竹市***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	形成多层互连结构方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

一种形成多层互连结构的方法，包括形成穿过层间介电层、蚀刻终止层以及接触结构的介层孔，通过金属卤化物来预清洁介层孔，在通过金属卤化物对介层孔的预清洁期间在接触结构上原位形成阻障结构，以及在阻障结构的顶部上的介层孔中沉积第二金属。

技术领域

本揭示案是关于用于多层互连结构的方法。

背景技术

集成电路(IC)行业已经历了指数式增长。IC材料及设计的技术进步已产生了数代IC，其中每一代具有比前一代更小且更复杂的电路。在IC演进过程中，功能密度(例如，单位晶片面积的互连元件的数目)大致已增大，而几何形状大小(例如，可使用制造制程产生的最小部件(或接线))已减小。此按比例缩小制程大致通过增大生产效率及降低相关联成本而提供了益处。

此按比例缩小亦已增加了处理及制造IC的复杂性。举例而言，随着多层互连(multilayer interconnect,MLI)特征变得更紧凑连同IC特征大小的不断缩小，实施于多层互连中的先前所使用的基于铜的互连结构已出现效能、良率及成本的挑战。举例而言，随着IC技术扩展至20nm以下的技术节点，铜互连件表现出增大的电阻、不良的电迁移效能以及制造期间的孔隙。

发明内容

本揭示是关于一种形成多层互连结构的方法，方法包括形成穿过层间介电层、蚀刻终止层以及接触结构的介层孔，通过金属卤化物来预清洁介层孔，在通过金属卤化物对介层孔的预清洁期间在接触结构上原位形成阻障结构，以及在阻障结构的顶部上的介层孔中沉积第二金属。

附图说明

当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭示案的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。

图1图示根据本揭示案的至少一个实施例的多层互连结构的横截面图；

图2图示根据本揭示案的至少一个实施例的自对准阻障结构的横截面图；

图3图示根据本揭示案的至少一个实施例的阻障结构的实例形状；

图4A及图4B图示根据本揭示案的至少一个实施例的如何沉积阻障结构的金属的实例；

图5图示根据本揭示案的至少一个实施例的在介层孔中形成自对准的阻障结构的方法的流程图；

图6图示根据本揭示案的至少一个实施例的在介层孔中形成自对准的阻障结构的另一方法的流程图；

图7A至图7E为根据本揭示案的至少一个实施例的处在各种制造阶段的半导体感测器元件的部分横截面图。

【符号说明】