[发明专利]用于微处理器配置的动态控制的装置和方法

说明书

用于跨多个逻辑处理器智能地调度线程的装置和方法。例如，处理器的一个实施例包括：多个核，用于被分配以形成用于执行线程的第一多个逻辑处理器(LP)，其中，一个或多个逻辑处理器(LP)用于与多个核中的每个核相关联；调度引导电路，用于：监视第一多个LP和线程的执行特性；生成第一多个LP排名，每个LP排名包括按特定顺序的全部多个LP或多个LP的子集；以及将第一多个LP排名存储在存储器中以被提供给调度器，该调度器用于使用第一多个LP排名在多个LP上调度线程；功率控制器，用于执行功率管理代码以执行功率管理操作，该功率管理操作包括独立地调整多个核中的一个或多个核的频率和/或电压；其中，响应于用于对多个核中的第一核解除激活的核配置命令，在处理器上执行的特权程序代码或功率控制器用于用第一核的解除激活的指示来更新存储器；其中，响应于第一核的解除激活的指示，调度器用于修改线程的调度。

背景

技术领域

本发明的实施例总体上关于计算机处理器领域。更具体地，实施例关于用于微处理器配置的动态控制的装置和方法。

背景技术

诸如运行平均功率限制(RAPL)之类的技术使得功率限制能够在运行时经由寄存器接口被改变，但不影响核计数或所保证的基础频率。在当前实现方式中，硬件不能够单边地禁用处于OS控制下的运行核。

热设计功率(TDP)配置技术(例如，ConfigTDP)允许某些配置参数在运行时从预先选择的选项(例如，TDP、基础频率等)的菜单被选择。然而，这些配置选项不允许对核计数的改变。硬件不能够单边地禁用处于OS控制下的运行核。

英特尔速度选择(ISS)允许某些处理器配置参数通过从预先选择的选项的菜单选择而被改变，但是这必须在引导时静态地完成；运行时更新不太可能。

上述实现方式无一解决在运行时动态地改变核计数并伴随基础频率的具体问题。该限制是硬件不能够单边地禁用处于OS控制下的运行核这一事实的结果，单边地禁用处于OS控制下的运行核要求减少可用的核计数。

附图说明

结合以下附图，从以下具体实施方式可获得对本发明更好的理解，其中：

图1A和图1B是图示根据本发明的实施例的通用向量友好指令格式及其指令模板的框图；

图2A-图2C是图示根据本发明的实施例的示例性VEX指令格式的框图；

图3是根据本发明的一个实施例的寄存器架构的框图；以及

图4A是图示根据本发明的实施例的示例性有序取出、解码、引退流水线以及示例性寄存器重命名的乱序发布/执行流水线两者的框图；

图4B是图示根据本发明的实施例的要包括在处理器中的有序取出、解码、引退核的示例性实施例和示例性寄存器重命名的乱序发布/执行架构核两者的框图；

图5A是单个处理器核以及它到管芯上互连网络的连接的框图；

图5B图示根据本发明的实施例的图5A中的处理器核的部分的展开图；

图6是根据本发明的实施例的具有集成存储器控制器和图形器件的单核处理器和多核处理器的框图；

图7图示根据本发明的一个实施例的系统的框图；

图8图示根据本发明的实施例的第二系统的框图；

图9图示根据本发明的实施例的第三系统的框图；

图10图示根据本发明的实施例的芯片上系统(SoC)的框图；

图11图示根据本发明的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图；

图12图示包括硬件引导单元的一个实施例；