[发明专利]用于芯片的自适应电压与频率调节的测试电路的实现方法

说明书

一种用于芯片的自适应电压与频率调节的测试电路的实现方法，测试电路包括至少一个金属绕线路径，至少一个金属绕线路径包括第一金属绕线路径，该实现方法包括：在芯片的测试区域中创建第一金属绕线路径包括的第一中心单元；在第一中心单元的周围创建第一金属绕线路径包括的多个第一中间单元；从第一中心单元出发经过多个第一中间单元后再回到第一中心单元，以围绕第一中心单元完成对第一金属绕线路径的绕线操作，从而创建用于连接第一金属绕线路径包括的各个单元的多条金属走线；第一金属绕线路径经过芯片的多个金属层。本公开的实施例提供的实现方法可以提高在芯片中实现测试电路的效率。

技术领域

本公开的实施例涉及一种用于芯片的自适应电压与频率调节的测试电路的实现方法、用于芯片的自适应电压与频率调节方法、用于芯片的自适应电压与频率调节的测试电路的实现装置、用于芯片的自适应电压与频率调节装置、用于芯片的自适应电压与频率调节设备以及存储介质。

背景技术

CMOS(Complementary Metal Oxide Semiconductor)工艺为芯片制造带来了性能和功耗的大幅提升，但随着晶体管尺寸的逐步缩减，靠缩小晶体管提升芯片性能的方式已经接近极限，并且会导致研发费用的大幅提高。为了使得芯片的性能与功耗的平衡达到最佳效果，越来越多的制造商开始采用自适应电压与频率调节方法来动态调整芯片的工作电压。

发明内容

本公开至少一实施例提供一种用于芯片的自适应电压与频率调节的测试电路的实现方法，所述测试电路包括至少一个金属绕线路径，所述至少一个金属绕线路径包括第一金属绕线路径，所述实现方法包括：在所述芯片的测试区域中创建所述第一金属绕线路径包括的第一中心单元；在所述第一中心单元的周围创建所述第一金属绕线路径包括的多个第一中间单元；从所述第一中心单元出发经过所述多个第一中间单元后再回到所述第一中心单元，以围绕所述第一中心单元完成对所述第一金属绕线路径的绕线操作，从而创建用于连接所述第一金属绕线路径包括的各个单元的多条金属走线；所述第一金属绕线路径经过所述芯片的多个金属层。

例如，在本公开至少一实施例提供的实现方法中，在所述第一中心单元的周围创建所述多个第一中间单元，包括：获取所述第一金属绕线路径的总绕线长度以及总绕线圈数；根据所述总绕线长度以及所述总绕线圈数计算最靠近所述第一中心单元的第一圈绕线的边长并记为第一边长，以及计算相邻的两圈绕线之间在第一方向上的距离并记为第一距离；以及根据所述第一边长以及所述第一距离自动创建所述多个第一中间单元；所述第一方向为在所述绕线操作中用于创建所述多条金属走线所采用的横向方向或纵向方向。

例如，在本公开至少一实施例提供的实现方法中，获取所述第一金属绕线路径的总绕线长度以及总绕线圈数，包括：根据绕线规则、所述第一金属绕线路径的绕线总延时以及所述多个金属层的电学参数计算获得所述第一金属绕线路径的总绕线长度；以及获取预先设置的总绕线圈数。

例如，在本公开至少一实施例提供的实现方法中，所述绕线规则包括：所述第一金属绕线路径需要经过的金属层以及所述第一金属绕线路径分别在不同金属层中的绕线宽度。

例如，在本公开至少一实施例提供的实现方法中，在所述第一中心单元的周围创建所述多个第一中间单元，还包括：响应于所述多个第一中间单元在所述测试区域中所围成的面积大于预设值，调整所述总绕线圈数直到使得所述多个第一中间单元的在所述测试区域中所围成的面积小于等于所述预设值。

例如，在本公开至少一实施例提供的实现方法中，所述多个第一中间单元围绕所述第一中心单元呈菱形分布，所述多个第一中间单元中相邻连接的两个第一中间单元的连线与所述第一方向相交。