[发明专利]基于FPGA实现LVDS通信的PLC系统及其方法

权利要求书

1.一种基于FPGA实现LVDS通信的PLC系统，其特征在于，包括：主控模块和至少一个扩展模块；

所述主控模块包括MCU和FPGA主控芯片，所述MCU和所述FPGA主控芯片相连接，所述FPGA主控芯片通过LVDS接口与所述扩展模块相连接；所述FPGA主控芯片通过数据帧控制所述扩展模块，所述扩展模块通过所述数据帧响应所述FPGA主控芯片的控制；

其中，所述PLC系统包括多个扩展模块，每个所述扩展模块均包括FPGA辅助芯片，所述FPGA主控芯片通过LVDS接口与第一个所述扩展模块的FPGA辅助芯片相连接，其余每个所述扩展模块的FPGA辅助芯片之间通过LVDS接口串联；

所述FPGA主控芯片与所有所述FPGA辅助芯片以及每个所述FPGA辅助芯片之间均通过所述数据帧进行通信。

2.如权利要求1所述的基于FPGA实现LVDS通信的PLC系统，其特征在于，所述MCU和所述FPGA主控芯片通过并行接口连接。

3.一种基于FPGA实现LVDS通信的方法，应用于权利要求1-2任一项所述的PLC系统，其特征在于，所述数据帧包括第一数据帧和第二数据帧；

所述FPGA主控芯片通过向所有所述扩展模块发送所述第一数据帧以实现对所有所述扩展模块的编址和识别；

所述FPGA主控芯片通过向所有所述扩展模块发送第二数据帧以实现和所有所述扩展模块之间的数据交换；

其中，所述第一数据帧包括同步头、指令类型以及地址计数器；

所述FPGA主控芯片通过向所有所述扩展模块发送所述第一数据帧以实现对所有所述扩展模块的编址和识别的步骤包括下行传输和上行传输，在所述下行传输中，所有所述扩展模块通过接受所述第一数据帧以完成编址从而获得相对应的地址，在所述上行传输中，所述扩展模块通过再次接受所述第一数据帧以及所获得的地址确认自身的时隙；

所述第二数据帧包括所述同步头、所述指令类型以及所述扩展模块的数据，其中，所述扩展模块的数据位于每个所述扩展模块相对应的时隙中；

所述下行传输和所述上行传输的步骤，包括：

若所述扩展模块接收到所述第一数据帧，判断自身是否为最后一级扩展模块；

若自身不是最后一级扩展模块，则在所述第一数据帧的地址计数器中加1，并将所述第一数据帧传输至下一级扩展模块；

若自身是最后一级扩展模块，则确认自身的时隙并将自身的地址以及扩展类型输入至该时隙中，并将所述第一数据帧传输至前一级扩展模块；

若接收到后一级扩展模块传输的所述第一数据帧，则确认自身的时隙并将自身的地址以及扩展类型输入至该时隙中，并将所述第一数据帧传输至前一级扩展模块以便于将所述第一数据帧 传回所述FPGA主控芯片从而完成对所有所述扩展模块的编址和识别。

4.如权利要求3所述的基于FPGA实现LVDS通信的方法，其特征在于，所述若自身是最后一级扩展模块，则将自身的地址以及扩展类型输入至相对应的时隙中，并将所述第一数据帧传输至前一级扩展模块的步骤，包括：

若自身是最后一级扩展模块，则生成末端标志；

确认自身的时隙并将所述末端标志以及自身的地址和扩展类型输入至该时隙中，并将所述第一数据帧传输至前一级扩展模块。

5.如权利要求3所述的基于FPGA实现LVDS通信的方法，其特征在于，所述FPGA主控芯片通过向所有所述扩展模块发送第二数据帧以实现和所有所述扩展模块之间的数据交换的步骤，包括：

若所述扩展模块接收到所述第二数据帧，识别所述第二数据帧中与自身相对应的时隙，并获取该时隙的数据；

若完成所述数据的获取，判断自身是否为最后一个扩展模块；

若自身不是最后一个扩展模块，则将所述第二数据帧传输至后一级扩展模块；

若自身是最后一个扩展模块，则将自身数据写入相对应的时隙中，并将所述第二数据帧传输至前一级扩展模块；

若接收到后一级扩展模块传输的所述第二数据帧，则将自身数据写入相对应的时隙中，并将所述第二数据帧传输至前一级扩展模块以便于将所述第二数据帧反馈至所述FPGA主控芯片以实现与所述FPGA主控芯片的数据交换。

6.如权利要求5所述的基于FPGA实现LVDS通信的方法，其特征在于，所述FPGA主控芯片同时发送多个所述第二数据帧。