[发明专利]耐高压的输入输出电路

说明书

本发明公开了一种耐高压的输入输出电路，属于芯片安全技术领域。所述电路包括：第一电阻的第一端口与输入端相连，第二端口分别与PMOS管和NMOS管相连，且第二端口与输入输出电路的输出端相连；第二电阻的第一端口分别与PMOS管和NMOS管相连，第二端口接地；在输入信号的电压高于耐压范围时，均处于导通状态的PMOS管和NMOS管对输入信号进行降压处理，以使输出信号的电压在耐压范围内；在输入信号的电压位于耐压范围内时，均处于断开状态的PMOS管和NMOS管不对输入信号进行降压处理，以使输出信号的电压在耐压范围内。本发明可以在处理高压信号的同时屏蔽对正常信号的处理。

技术领域

本申请实施例涉及芯片安全技术领域，特别涉及一种耐高压的输入输出电路。

背景技术

随着集成电路工艺的不断进步以及成本的下降，集成电路的集成度越来越高。为了降低芯片的功耗，CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）器件的栅氧厚度越来越薄，使得CMOS器件的阈值电压越来越低，同时使得集成电路器件的耐压范围也越来越低，那么在处理外部的高压信号时就变得越来越困难。因此设计一种耐高压的输入输出电路变得十分重要。具体来说，有些从应用外部输入芯片的输入信号的电压会超过芯片内器件的耐压范围，耐高压的输入输出电路需要将输入信号的电压降到器件的耐压范围内，且基本不影响输入信号的信噪比。

相关技术中，可以在芯片的外部连接耐高压的输入输出电路，该耐高压的输入输出电路采用串联电阻实现，从而可以通过分压的方法将输入信号的电压降到耐压范围内，再将降压后的输出信号输入芯片。请参考图1，图1中在芯片的外部连接的耐高压的输入输出电路通过电阻R4和电阻R5对输入信号进行分压，将输入信号的电压降到耐压范围后输入芯片。

虽然现有的输入输出电路会将高压信号降到耐压范围内，但是，对于电压在耐压范围内的正常信号，输入输出电路也会对该正常信号进行降压处理，从而导致输入芯片的信号被衰减。

发明内容

本申请实施例提供了一种耐高压的输入输出电路，用于解决输入输出电路对正常信号进行降压处理，导致输入芯片的信号被衰减的问题。所述技术方案如下：

一方面，提供了一种耐高压的输入输出电路，所述输入输出电路位于芯片中；

所述输入输出电路包括：第一电阻、P沟道金属氧化物半导体场效应PMOS管、N沟道金属氧化物半导体场效应NMOS管和第二电阻；

所述第一电阻的第一端口与所述输入输出电路的输入端相连，所述第一电阻的第二端口分别与所述PMOS管和所述NMOS管相连，且所述第一电阻的第二端口与所述输入输出电路的输出端相连；

所述第二电阻的第一端口分别与所述PMOS管和所述NMOS管相连，所述第二电阻的第二端口接地；

在输入所述输入端的输入信号的电压高于耐压范围时，均处于导通状态的所述PMOS管和所述NMOS管对所述输入信号进行降压处理，降压处理后从所述输出端输出的输出信号的电压在所述耐压范围内；

在输入所述输入端的输入信号的电压位于耐压范围内时，均处于断开状态的所述PMOS管和所述NMOS管不对所述输入信号进行降压处理，从所述输出端输出的输出信号的电压在所述耐压范围内。

在一种可能的实现方式中，所述第一电阻的第二端口分别与所述PMOS管的源极和所述NMOS管的漏极相连；

所述第二电阻的第一端口分别与所述PMOS管的漏极和所述NMOS管的源极相连。

在一种可能的实现方式中，所述输入输出电路还包括或非门；

所述PMOS管的栅极与所述或非门的输出端相连；

所述NMOS管的栅极与所述或非门中的一个输入端相连。