[发明专利]一种混合型SAR-ADC电路及模数转换方法

权利要求书

1.一种混合型SAR-ADC电路，其特征在于，包括栅压自举开关、电荷分配型数模转换器模块、电压域插值模块、时间域插值比较器模块、逻辑控制电路和冗余校正模块；

所述的栅压自举开关、电荷分配型数模转换器模块的信号输入端接差分输入信号VINP、VINN；所述的电荷分配型数模转换器模块的控制信号输入端分别连接栅压自举开关和逻辑控制电路的控制信号输出端，其输出端连接电压域插值模块的输入端，电压域插值模块的输出端连接时间域插值比较器模块的输入端；所述的时间域插值比较器模块的输出端连接逻辑控制电路的输入端，逻辑控制电路的输出端连接冗余校正模块的输入端，冗余校正模块输出12bit二进制数字码；

所述的电压域插值模块包括两个差分放大器与两串分压电阻，两个放大器的输入VOPA、VONA、VOPB、VONB分别接电荷分配型数模转换器模块的输出，经过平移的差分输入信号经差分放大器放大后在两串分压电阻上形成一系列的插值电压；

所述的电荷分配型数模转换器模块包含两个差分CDAC，每个CDAC包含每次转换0.5LSB的冗余电容，受逻辑控制电路控制对采样信号分别进行运算；

所述的时间域插值比较器模块包括N个动态锁存比较器，N个锁存器，每两个动态锁存比较器之间有时间域插值锁存器，共计N-1个时间域插值锁存器对动态锁存比较器翻转速度进行判断，N个动态锁存比较器与N-1个时间域插值锁存器输出4bit比较结果；

所述的栅压自举开关每工作一次逻辑控制电路工作四次，第一次在栅压自举开关工作时将固定的复位信号输出至电荷分配型数模转换器模块，之后三次根据时间域插值比较器模块的输出结果对电荷分配型数模转换器模块的状态进行调整。

2.基于权利要求1所述电路的模数转换方法，其特征在于，包括如下步骤：

步骤1：采样阶段，输入信号分别接入栅压自举开关与电荷分配型模数转换器模块，并且时钟信号S1和使能信号RST为高电平，栅压自举开关将输入信号VINP、VINN进行运算后送入电荷分配型模数转换器模块，逻辑控制电路在使能信号RST的控制下将复位信号送入电荷分配型模数转换器模块，电荷分配型模数转换器模块将输入信号采样并保持；

步骤2：第一次转换，时钟信号S1和使能信号RST为低电平，逻辑控制电路将初始控制码送入电荷分配型模数转换器模块，使电荷分配型模数转换器模块中两个CDAC分别对输入信号进行运算，经过运算后的输入信号送入电压域插值模块形成一系列的插值电压，时间域插值比较器模块对这一系列的插值电压进行比较，输出4bit的比较结果，实现对输入信号的第一次量化；

步骤3：第二次转换，逻辑控制电路对第一次转换时间域插值比较器模块输出的4bit比较结果进行处理，之后送入电荷分配型模数转换器模块对输出信号再次进行运算，经过运算后的输入信号送入电压域插值模块形成一系列的插值电压，时间域插值比较器模块对这一系列的插值电压进行比较，输出4bit的比较结果，实现对输入信号的进一步量化；

步骤4：第三次转换，逻辑控制电路对第二次转换时间域插值比较器模块输出的4bit比较结果进行处理，之后送入电荷分配型模数转换器模块对输出信号再次进行运算，经过运算后的输入信号送入电压域插值模块形成一系列的插值电压，时间域插值比较器模块对这一系列的插值电压进行比较，输出4bit的比较结果，实现对输入信号的进一步量化；

步骤5：第四次转换，逻辑控制电路对第三次转换时间域插值比较器模块输出的4bit比较结果进行处理，之后送入电荷分配型模数转换器模块对输出信号再次进行运算，经过运算后的输入信号送入电压域插值模块形成一系列的插值电压，时间域插值比较器模块对这一系列的插值电压进行比较，输出4bit的比较结果，实现对输入信号的进一步量化；

步骤6：数字码输出阶段，冗余校正对四次转换的结果进行错位相加，最终输出12bit的二进制数字码。

3.如权利要求2所述的模数转换方法，其特征在于，步骤6中，所述的冗余校正模块，其输入接逻辑控制电路输出Q[0:15]，进行错位相加，最终输出12bit的二进制数字码：