[发明专利]半导体结构及其制备方法

权利要求书

1.一种半导体结构的制备方法，其特征在于，包括：

提供一半导体衬底，所述半导体衬底包括逻辑电路区和存储单元区，所述存储单元区和所述逻辑电路区的半导体衬底上分别形成有多个分立的栅极结构；

在各个所述栅极结构及所述半导体衬底上覆盖第一侧墙材料层，所述第一侧墙材料层包括第一氧化硅层、氮化硅层和第二氧化硅层，且所述第二氧化硅层至少填满所述存储单元区的栅极结构之间的缝隙；

通过第一侧墙刻蚀工艺刻蚀各个区域中的所述第二氧化硅层，且刻蚀停止在所述氮化硅层的表面上；

形成用于掩蔽所述逻辑电路区并暴露出所述存储单元区的第一图形化光刻胶，并以所述第一图形化光刻胶为掩膜，刻蚀去除所述存储单元区中相邻两个所述栅极结构之间剩余的第二氧化硅层；

去除所述第一图形化光刻胶，并在所述存储单元区和所述逻辑电路区上沉积第二侧墙材料层；

通过第二侧墙刻蚀工艺刻蚀所述第二侧墙材料层和所述氮化硅层，以在所述逻辑电路区中的所述栅极结构的侧壁上形成第一侧墙；

形成位于各个所述栅极结构两侧的半导体衬底中的源区和漏区；

在所述存储单元区和所述逻辑电路区上沉积第三氧化硅层，并至少去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述存储单元区中各个所述栅极结构的两侧侧壁上的第二侧墙。

2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述存储单元区的每个栅极结构自下而上依次包括浮栅氧化层、浮栅层、栅间介质层和第一控制栅层，所述逻辑电路区的每个栅极结构形成有栅氧化层和第二控制栅层，且所述浮栅氧化层和所述栅氧化层通过同一道热氧化工艺形成，所述第一控制栅层和所述第二控制栅层通过同一道多晶硅沉积工艺形成。

3.如权利要求1所述的半导体结构的制备方法，其特征在于，形成位于各个所述栅极结构两侧的半导体衬底中的源区和漏区的步骤包括：

先掩蔽所述逻辑电路区的全部区域并暴露出所述存储单元区的相应区域，对所述存储单元区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述存储单元区中的源区和漏区；再掩蔽所述存储单元区的全部区域并暴露出所述逻辑电路区的相应区域，对所述逻辑电路区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述逻辑电路区中的源区和漏区；或者，

形成位于各个所述栅极结构两侧的衬底中的源区和漏区的步骤包括：先掩蔽所述存储单元区的全部区域并暴露出所述逻辑电路区的相应区域，对所述逻辑电路区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述逻辑电路区中的源区和漏区；再掩蔽所述逻辑电路区的全部区域并暴露出所述存储单元区的相应区域，对所述存储单元区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述存储单元区中的源区和漏区。

4.如权利要求1所述的半导体结构的制备方法，其特征在于，刻蚀去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述第二侧墙的步骤包括：

先形成第二图形化光刻胶层，以至少暴露出所述存储单元区的漏区上方的所述缝隙的区域，并掩蔽其他区域；

以所述第二图形化光刻胶层为掩膜，至少刻蚀去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层和第二侧墙材料层；

去除所述第二图形化光刻胶层，去除各个所述栅极结构的顶面上剩余的第三氧化硅层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述第二侧墙，并暴露出所述源区的部分顶面、所述漏区的部分顶面、所述第一控制栅层的顶面以及所述第二控制栅层的顶面。

5.如权利要求1所述的半导体结构的制备方法，其特征在于，所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙的厚度小于所述栅极结构面向所述源区一侧的侧壁上的第二侧墙，且所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙与所述第一侧墙的厚度之比为1:5～1:10。