[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，应用于半导体领域。在本发明提供的半导体器件的制造方法中，通过采用多步刻蚀的方法在芯轴结构的侧壁上形成侧墙的过程，从而实现了在逐步形成侧墙的同时，及时修正侧墙的形貌，进而保证了所形成的侧墙的垂直形貌和奇偶均匀性，之后再以该垂直对称形貌的侧墙为掩膜完成后续的刻蚀工艺，以在待图形化层中形成形貌一致的目标图形，从而提高了半导体器件的奇偶均匀性。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着集成电路技术的不断发展，半导体器件的尺寸越来越小，对工艺的要求也越来越高，常规的工艺已经无法满足器件的需求。当半导体制造技术进入24nm及以下技术节点之后，通过光刻难以定义图形尺寸而需要采用自对准双重图形工艺(Self-AlignedDouble Patterning，SADP工艺)。这种工艺，首先形成芯轴结构，然后在芯轴结构上沉积一层一定厚度的侧壁间隔层，再对该侧壁间隔层进行一次干法刻蚀工艺，从而形成侧墙结构。之后，再将芯轴结构移除掉之后，以剩余的侧墙结构来定义后续图形的关键尺寸。常规的SADP核心的工艺在于核心刻蚀，要求形貌垂直，并且线宽尺寸满足要求。

但是，在常规的SADP工艺形成芯轴结构两侧的侧墙的过程中，由于芯轴结构掩埋在侧壁间隔层之内，从而导致在对侧壁间隔层进行干法刻蚀的时候，部分侧壁间隔层与芯轴结构直接接触，从而形成垂直的结构，而与芯轴结构不接触的侧墙的外侧则容易发生变形，形成非垂直形状的侧墙，并且，芯轴结构两侧的侧墙还是非对称的形貌，如图1所示，这将会导致下层材料刻蚀过程中逐步传导并放大这种非对称形貌，影响最终目标图形层(待图形化层)的形貌及奇偶均匀性。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，以实现降低由于侧墙的非垂直形貌导致后续在待图形化层中形成的图形形貌不一致的目的。

为解决上述技术问题，本发明提供一种半导体器件的制造方法，所述制造方法包括：

提供一半导体衬底，在所述半导体衬底的表面上依次形成有待图形化层和无定形硅层，以及在所述无定形硅层上还形成有多个分立的芯轴结构；

在所述芯轴结构和所述无定形硅层上覆盖侧壁间隔层，并采用第一次刻蚀工艺刻蚀所述侧壁间隔层，以在所述芯轴结构的侧壁上形成初始侧墙；

采用第二次刻蚀工艺回刻蚀所述芯轴结构，以去除部分厚度的所述芯轴结构，并暴露出所述初始侧墙的顶部；

采用第三次刻蚀工艺刻蚀所述初始侧墙被暴露的顶部和侧壁，以将所述芯轴结构两侧的初始侧墙修整为圆顶且奇偶对称的垂直侧墙；

以所述垂直侧墙为掩膜，刻蚀所述无定形硅层和所述待图形化层，以在所述待图形化层中形成所需图形。

可选的，所述待图形化层可以为栅极材料层，所述栅极材料层自上而下依次可以包括第一氧化物层、氮化硅层、控制栅层、栅间介质层、浮栅层和浮栅氧化层，所述待图形化层用于形成NAND快闪存储器的存储单元。

可选的，所述侧壁间隔层的材料包括氮化硅，所述芯轴结构包括第二氧化物层和刻蚀停止层。

可选的，所述第一次刻蚀工艺和第三次刻蚀工艺可以为干法刻蚀工艺，第二次刻蚀工艺可以包括湿法刻蚀。

可选的，基于预设的终点检测策略，确定所述第一次刻蚀工艺的刻蚀剂量，以暴露出所述芯轴结构的顶面。

可选的，所述第一次刻蚀工艺还同时去除至少部分所述相邻所述芯轴结构之间暴露出的所述无定形硅层的表面上的侧壁间隔层。

可选的，当在所述第一次刻蚀工艺之后，在所述相邻所述芯轴结构之间暴露出的所述无定形硅层的表面上剩余部分厚度的侧壁间隔层时，所述第三次刻蚀工艺还同时去除所述无定形硅层的表面上剩余部分厚度的侧壁间隔层，以暴露出所述无定形硅层的顶表面。