[发明专利]一种面向轻量级分组密码算法的可重构阵列单元及阵列

权利要求书

1.一种面向轻量级分组密码算法的可重构阵列单元，其特征在于，包括：逻辑单元(LOU)、S盒查找表单元(LUT)、算数单元(AU)、置换单元(PU)、移位单元(SU)和有限域乘法单元(GU)、多路复用器(MUX)、寄存器(REG)；

所述逻辑单元(LOU)、S盒查找表单元(LUT)、算数单元(AU)、置换单元(PU)、移位单元(SU)和有限域乘法单元(GU)接收16bit数据输入在上述单元相应运算完成后，将各功能单元运算输出传输至多路复用器(MUX)，并通过寄存器(REG)完成重构密码数据输出。

2.如权利要求1所述的可重构阵列单元，其特征在于，所述逻辑单元(LOU)，电路单元包括：一个一级异或运算单元、一个二级异或运算单元、一个一级与运算单元以及一个多路复用器；

逻辑单元(LOU)用于实现数据的逻辑运算，3组16bit数据in0、in1、in2，in0、in1在一级异或运算单元进行异或运算，并将运算结果与in2在二级异或运算单元进行异或运算；in0、in1在一级与运算单元进行与运算；

in0、in1在一级异或运算单元进行异或运算结果、以及in0、in1的异或运算结果与in2进行异或运算结果、in0、in1与运算结果经多路复用器MUX得到数据输出LOU_0。

3.如权利要求1所述的可重构阵列单元，其特征在于，所述S盒查找表单元(LUT)，电路单元包括：四个随机存储器(RAM)、一个多路复用器(MUX)；

S盒查找表单元(LUT)用于实现数据的S盒查表运算，输入的S盒查找表单元(LUT)的16bit数据in0，被分成4组4bit的I1、I2、I3、I4，同时在RAM里进行查表操作并输出O1、O2、O3、O4，O1、O2、O3、O4经过多多路复用器(MUX)得到16bit结果输出LUT_0。

4.如权利要求1所述的可重构阵列单元，其特征在于，所述算数单元(AU)，电路单元包括：3个32bit寄存器(REG)、2个多路复用器(MUX)、1个算数单元(AU)；

所述算数单元(AU)主要实现数据的算数运算，可以实现2个操作数16位或32位的数据的模加、模减、模乘或模除操作,输出运算结果AU_0。

5.如权利要求1所述的可重构阵列单元，其特征在于，所述置换单元PU，电路单元包括：2个32bit寄存器(REG)、1个多路复用器(MUX)、1个BENES网络结构64bit比特置换单元(BENES64)；

in0、in1、in2、in3四路16bit输入数据经寄存器REG0、REG1，多路复用器(MUX)及BENES网络结构64bit比特置换单元(BENES64)完成数据置换，输出置换结果PU_0。

6.如权利要求1所述的可重构阵列单元，其特征在于，所述移位单元(SU)，电路单元包括：2个32bit寄存器(REG)、1个多路复用器(MUX)、1个移位寄存器(SH)；

in0、in1、in2、in3四路16bit输入数据经寄存器REG0、REG1，多路复用器(MUX)及移位寄存器完成数据移位，输出移位结果SU_0。

7.如权利要求1所述的可重构阵列单元，其特征在于，所述有限域乘法单元(GU)，电路单元包括：68bit静态配置寄存器、有限域矩阵乘法电路；

所述有限域乘法单元GU实现数据的有限域乘法运算、实现GF(2⁴)域上的乘法运算，输入16bit的数据，输出进行有限域乘法运算后的16bit数据。

8.一种面向轻量级分组密码算法的可重构阵列，其特征在于，由多个面向轻量级分组密码算法的可重构阵列单元组成。

9.一种处理器，包含：面向轻量级分组密码算法的可重构阵列单元及阵列，用于完成轻量级分组密码重构。