[发明专利]一种微内核阵列的实现方法

权利要求书

1.实现一种微系统结构，该微系统结构在本发明技术方案中被定义为FPU，其特征在于：

FPU拥有独立的用于程序功能实现的“指令空间”，即用于对指令进行存储的缓存，该缓存所存储内容为本发明技术方案所定义的FEC；

FPU拥有独立的用于程序功能实现的“数据空间”，即用于对数据进行存储的缓存，该缓存所存储内容为本发明技术方案所定义的FED；

FPU拥有一定位宽的，多个，既可作为输入操作数、还可作为输出操作数、还可以作为程序使用的编程寄存器，该编程寄存器为本发明技术方案所定义的FOR；

FPU只能拥有有限的“指令空间”和“数据空间”，不具备多级缓存的电路结构；

FPU不能拥有与FPU以外功能模块进行指令交互或数据交互的，除FOR以外的其它接口；

FPU不能拥有中断接口及中断服务功能；

FPU不能拥有具有时效性编程的功能，不具备实现实时编程的能力；

FPU拥有可记录所关联流水线的索引号、以及可记录FPU状态信息的寄存器，该寄存器为本发明技术方案所定义的FSR；

FPU中的FSR具有以下必要状态及相应状态下的功能：“空闲状态”、“等待状态”、“初始化状态”、“运行状态”、“结束状态”；

FPU通过执行FPUEXIT指令实现从“运行状态”进入“结束状态”。

2.根据权力要求1，实现一种流水线结构，该流水线结构在本发明技术方案中被定义为CISC-H流水线结构，其特征在于：

CISC-H流水线结构可以由一条或者多条CISC-H流水线组成；

CISC-H流水线结构中的任意一条流水线分为三段，分别为本发明技术方案中所定义的：“PFE”、“FPU阵列”、“PBE”；

CISC-H流水线结构中的任意一条流水线可以使用“FPU阵列”中的任意一个FPU资源实现程序所需实现的功能。

3.根据权力要求2，实现程序并发执行时的输出结果达到“先完成先输出”的功能，该功能为本发明技术方案中所定义的FDFO，其特征在于：

在FPU阵列中首先完成任务的FPU的FOO可以被优先输出到PBE；

在程序中执行ICOTAG指令以解决FDFO策略处理关于输出竞争的问题。

4.根据权力要求2，实现选用指定类别的FPU来实现程序功能，其特征在于：

在程序中执行SETFPU指令。

5.根据权力要求2，实现向FPU的FEC导入具体内容，该内容的源端为“指令耦合缓存”，其特征在于：

在程序中执行SFEC指令。

6.根据权力要求2，实现向FPU的FEC导入具体内容，该内容的源端为“数据耦合缓存”，其特征在于：

在程序中执行DFEC指令。

7.根据权力要求2，实现向FPU的FED导入具体内容，该内容的源端为“指令耦合缓存”，其特征在于：

在程序中执行SFED指令。

8.根据权力要求2，实现向FPU的FED导入具体内容，该内容的源端为“数据耦合缓存”，其特征在于：

在程序中执行DFED指令。

9.根据权力要求2，完成为FPU的FOR的输出特性进行设置，其特征在于：

在程序中执行SETFOO指令。

10.根据权力要求2，启动处于“初始化状态”的FPU，令其进入“运行状态”，其特征在于：

在程序中执行INVOKE指令。