[发明专利]一种HSR环网通信装置及其通信方法

说明书

本发明提供了一种HSR环网通信装置及其通信方法，包括：第一MAC端口和第二MAC端口，以及基于FPGA构建的第一存储单元、第一通信单元和第二通信单元；第一通信单元利用源MAC地址和第二通信单元的节点表确定是否丢弃待处理以太网报文；若不丢弃，根据目的MAC地址，确定接收和/或转发待处理以太网报文；若接收，将待处理以太网报文存储至第一存储单元中供CPU读取；若转发，通过第二通信单元利用第二MAC端口和目的地址进行转发；若接收和转发，将待处理以太网报文进行存储和转发。所接收的数据不需要往返MAC端口和CPU之间，降低CPU的运行负荷和降低网络延时，并且基于FPGA构建各个单元，提高数据处理速度。

技术领域

本发明涉及通信技术领域，具体涉及一种HSR环网通信装置及其通信方法。

背景技术

在工业控制系统中，为保证机架之间的通信可靠性，通常需要搭建双网的冗余网络结构来提高网络可用性，其中较为常用的冗余网络结构为高可用性无缝环网(high-availability seamless ring，HSR)网络。

目前是通过CPU以软件方式的形式来实现HSR协议，即以太网介质访问控制(MediaAccess Control，MAC)收到的报文需要交给CPU进行判断处理，但是一方面以太网MAC将接收到的报文交由CPU处理的过程中，网络延时较高，另一方面随着工业控制系统的发展和升级，机架之间的数据量越来越庞大，大批量的数据处理会加大CPU的运行负荷。

发明内容

有鉴于此，本发明实施例提供一种HSR环网通信装置及其通信方法，以解决目前实现HSR协议的方式存在的网络延时较高和CPU的运行负荷较大等问题。

为实现上述目的，本发明实施例提供如下技术方案：

本发明实施例第一方面公开了一种HSR环网通信装置，所述装置包括：第一介质访问控制MAC端口和第二MAC端口，以及基于可编程逻辑阵列FPGA构建的第一存储单元、第一通信单元和第二通信单元；

所述第一MAC端口，用于接收待处理以太网报文；

所述第一通信单元，用于利用所述待处理以太网报文的源MAC地址和所述第二通信单元维护的节点表确定是否丢弃所述待处理以太网报文；若不丢弃所述待处理以太网报文，根据所述待处理以太网报文的目的MAC地址，确定接收和/或转发所述待处理以太网报文；若接收所述待处理以太网报文，将所述待处理以太网报文存储至所述第一存储单元中供CPU读取；若转发所述待处理以太网报文，利用所述第二通信单元转发所述待处理以太网报文；若接收和转发所述待处理以太网报文，将所述待处理以太网报文存储至所述第一存储单元中供CPU读取，并利用所述第二通信单元转发所述待处理以太网报文，所述节点表包含已处理的以太网报文的HSR序列号；

所述第二通信单元，用于利用所述第二MAC端口和所述目的地址转发所述待处理以太网报文。

优选的，所述第一通信单元和所述第二通信单元均包括：过滤模块和发送模块；

所述第一通信单元的过滤模块用于：利用所述待处理以太网报文的源MAC地址和所述第二通信单元的过滤模块维护的节点表确定是否丢弃所述待处理以太网报文；若不丢弃所述待处理以太网报文，根据所述待处理以太网报文的目的MAC地址，确定接收和/或转发所述待处理以太网报文；若接收所述待处理以太网报文，将所述待处理以太网报文存储至所述第一存储单元中供CPU读取；若转发所述待处理以太网报文，利用所述第二通信单元的发送模块转发所述待处理以太网报文；若接收和转发所述待处理以太网报文，将所述待处理以太网报文存储至所述第一存储单元中供CPU读取，并利用所述第二通信单元的发送模块转发所述待处理以太网报文；

所述第二通信单元的发送模块用于：利用所述第二MAC端口和所述目的地址转发所述待处理以太网报文。

优选的，用于利用所述第二通信单元的发送模块转发所述待处理以太网报文的所述第一通信单元的过滤模块，具体用于：