[发明专利]瞬态抑制二极管及其制造方法有效
申请号: | 202011498762.0 | 申请日: | 2020-12-18 |
公开(公告)号: | CN112242302B | 公开(公告)日: | 2021-03-30 |
发明(设计)人: | 李晓锋;黄富强 | 申请(专利权)人: | 浙江里阳半导体有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L29/861;H01L29/06 |
代理公司: | 深圳鼎合诚知识产权代理有限公司 44281 | 代理人: | 郭燕;彭家恩 |
地址: | 317600 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 瞬态 抑制 二极管 及其 制造 方法 | ||
1.一种瞬态抑制二极管的制造方法,其特征在于,包括:
提供衬底,并定义芯片区,所述衬底为第一掺杂类型材料,第一掺杂类型为P型半导体或N型半导体;
在所述芯片区内的衬底的表面上形成高出衬底表面的图形化阻挡层,所述图形化阻挡层为多个同心的圆环或方环;
以所述图形化阻挡层为掩膜,对所述衬底进行第二掺杂类型的扩散工艺,其中,图形化阻挡层中,单层环的宽度小于扩散深度的二分之一;使在衬底内形成第二掺杂类型的扩散区,所述扩散区和第一掺杂类型的衬底之间形成PN结,所述PN结为多个连续起伏的曲面,其中,第二掺杂类型相应地为N型半导体或P型半导体;
分别在第一掺杂类型的衬底的外表面和扩散区的外表面覆盖金属层,形成电极。
2.如权利要求1所述的制造方法,其特征在于,所述图形化阻挡层为轴对称图形。
3.如权利要求1所述的制造方法,其特征在于,相邻的两个芯片区上的图形化阻挡层之间的距离大于或等于定义的隔离槽的槽口直径。
4.如权利要求1所述的制造方法,其特征在于,在同一个芯片区内,两个相接近的同心环之间的半径距离大于扩散深度。
5.如权利要求1所述的制造方法,其特征在于,所述图形化阻挡层的厚度大于或等于13.5KÅ。
6.如权利要求1所述的制造方法,其特征在于,所述图形化阻挡层的材料为二氧化硅。
7.如权利要求1所述的制造方法,其特征在于,所述以所述图形化阻挡层为掩膜,对所述衬底进行扩散,形成PN结之后,还包括:使用氢氟酸去除所述图形化阻挡层。
8.如权利要求7所述的制造方法,其特征在于,在使用氢氟酸去除所述图形化阻挡层之后或者之前,还包括:
在相邻的两个所述芯片区之间定义隔离区;
用化学腐蚀开槽的方式在所述隔离区制作隔离槽,所述隔离槽的外围具有第一扩散区;
在所述隔离槽表面用绝缘材料对所述隔离槽进行钝化。
9.一种瞬态抑制二极管,其特征在于,包括:
衬底,所述衬底为第一掺杂类型材料,第一掺杂类型为P型半导体或N型半导体;
在衬底内形成第二掺杂类型的扩散区,所述扩散区由以图形化阻挡层为掩膜,对所述衬底进行第二掺杂类型的扩散工艺形成,其中,所述图形化阻挡层为多个同心的圆环或方环,所述图形化阻挡中,单层环的宽度小于扩散深度的二分之一;第二掺杂类型相应地为N型半导体或P型半导体;
扩散区和第一掺杂类型的衬底之间形成的PN结,所述PN结为多个连续起伏的曲面,所述扩散区包括第一扩散区和第二扩散区,所述第一扩散区位于图形化阻挡层底部的部分扩散区,所述第二扩散区位于未形成有图形化阻挡层底部的部分扩散区,所述第一扩散区的扩散浓度低于第二扩散区的扩散浓度;相邻芯片区之间具有隔离槽,所述隔离槽外侧围绕第一扩散区;
以及电极层,所述电极层分别在第一掺杂类型的衬底的外表面和扩散区的外表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江里阳半导体有限公司,未经浙江里阳半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011498762.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:在线文档的评论展示方法及装置
- 下一篇:磁悬浮轴承控制系统及磁悬浮轴承
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造