[发明专利]一种高速高线性度栅压自举开关电路

权利要求书

1.一种高速高线性度栅压自举开关电路，其特征在于，包括晶体管M1、M2、M3、M4、M5、MN6、MP6、M7、M8、M9、M10、M11、M12，电容C1、C2，所述电容C2为负电压自举电容；M1的源极、M4的源极、M7的源极、M9的栅极连接至电源电位，M1的栅极与M3的漏极、M9的源极、M11的栅极、M12的栅极相连接，M1的漏极与M3的源极、C1的一端相连接，M2的漏极与C1的另一端、M11的源极相连接，M2的栅极、M10的栅极连接时钟信号CLKB，M2的源极、M8的源极、M10的漏极连接至地电位，M3的栅极与M4的漏极、M5的漏极、MN6的栅极相连接，M4的栅极、M5的栅极、MP6的栅极、M7的栅极、M8的栅极连接至与时钟信号CLKB反相的时钟信号CLK，M5的源极与MN6的漏极、MP6的源极、C2的一端连接，M7的漏极与C2的另一端、M8的漏极相连接，M9的漏极与M10的源极相连接，M11的漏极与MN6的源极、MP6的漏极、M12的源极相连接作为所述高速高线性度栅压自举开关电路的输入端，M12的漏极作为所述高速高线性度栅压自举开关电路的输出端；所述高速高线性度栅压自举开关电路的控制方式如下：

在给定时钟信号CLK和CLKB的情况下，模拟输入信号VIN通过所述高速高线性度栅压自举开关电路的输入端进行采样；CLK为低电平，CLKB为高电平时，所述高速高线性度栅压自举开关电路处于保持状态，反之，所述高速高线性度栅压自举开关电路处于采样状态；

在保持状态时，M1、M2、M4、MN6、MP6、M7、M9、M10 导通，C1两端的电压被充电到电源电位和地电位；C2两端的电压被充电到输入电压电位和电源电位；M3，M5、M8、M11、M12关闭，所述高速高线性度栅压自举开关电路输出电压VOUT保持不变；

在采样状态时， M1、M2、M4、MN6、MP6、M7、M9、M10关闭，M3，M5、M8、M11、M12导通，C1对M12的栅极进行充电，所述高速高线性度栅压自举开关电路输出电压VOUT随输入信号VIN的变化而变化。