[发明专利]支持多访存模式的可重构处理单元阵列及控制方法、装置

说明书

本发明公开了一种支持多访存模式的可重构处理单元阵列及控制方法、装置，其中该方法包括：多个处理单元阵列PEA及对应的多个共享存储器SM；每个处理单元阵列PEA包括：多个处理单元PE；每个共享存储器SM被划分为多个存储体Bank；其中，多个处理单元阵列PEA和多个共享存储器间隔设置，使得每个处理单元阵列PEA中的每个处理单元PE能够访问相邻两个共享存储器SM的存储体Bank。本发明能够使得每个处理单元阵列PEA能够根据不同的访存运算配置信息，控制每个处理单元阵列PEA中各个处理单元PE采用不同的访存模式访问相应的共享存储器SM。

技术领域

本发明涉及可重构计算领域，尤其涉及一种支持多访存模式的可重构处理单元阵列及控制方法、装置。

背景技术

本部分旨在为权利要求书中陈述的本发明实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

以冯诺依曼架构为核心的计算机和微处理器在过去取得了巨大的成功，这是因为以指令流驱动为特征的处理器通常具有很强的灵活性。目前，指令流驱动的处理器通常包括通用处理器、可编程数字信号处理器、专用指令集处理器和嵌入式处理器。然而，也正是由于指令驱动的执行方式、有限的计算单元和存储带宽，使得此类处理器的性能和功耗很不理想，无法满足与日俱增的应用计算需求。例如，经典的无内部互锁流水级的微处理器(Microprocessor without interlocked piped stages，MIPS)中，完整执行一条指令就包括取指、译码、寄存器访问、执行和数据回写这五个步骤。其中，只有“执行”这一步是真正所需要的操作。

可重构计算的概念在上世纪60年代被提出，但是受限于当时的集成电路工艺水平，直到上世纪90年代可重构计算才重新得到重视，成为学术界和产业界的热点。可重构计算的计算方式包括两类突出特点：一是制造后芯片的定制能力，即硅实现后计算功能仍可按需改变，区别于传统的集成电路；二是能实现很大程度上的算法到数据通路上的空间映射，区别于通用处理器的时域映射。基于粗粒度可重构架构(Coarse-GrainedReconfigurable Architecture,CGRA)的处理器应运而生。粒度是指可重构处理器数据通路中运算单元的数据位宽度，一般将大于等于4bit的粒度称为粗粒度。一般情况下，粒度越大的可重构处理器所需的配置信息越少，重构数据通路的速度也就越快，但是其灵活性也就越低。现如今，人工智能的应用为处理器带来了新的挑战，它要求处理器的算力更强，面对不同人工智能算法要具有更优化的计算策略。CGRA本身的架构特点使其能够较好地满足这些应用需求，因为它兼具通用处理器的灵活性和专用集成电路的高性能。

寻址方式是处理器根据指令中给出的地址信息来寻找有效地址的方式，是确定本条指令的数据地址以及下一条要执行的指令地址的方法。经典的精简或复杂指令集的微处理器通常包含了多种寻址访存方式。例如，MIPS中就有五种寻址方式：①立即数寻址，操作数就是位于指令本身中的常数；②寄存器寻址，操作数是寄存器；③基址寻址或偏移寻址，操作数在内存中，其地址是指令中基址寄存器和常数的和；④PC相对寻址，地址是PC和指令中常数的和；⑤伪直接寻址，跳转地址由指令中26位字段和PC高位相连而成。在CGRA处理器中，为了适应其异构化的多处理单元的特性，需要增加新的访存和寻址模式。

发明内容

本发明实施例中提供了一种支持多访存模式的可重构处理单元阵列，用以解决现有的寻址访存模式不适用于可重构处理器阵列的技术问题，该可重构处理单元阵列包括：多个处理单元阵列PEA及对应的多个共享存储器SM；每个处理单元阵列PEA包括：多个处理单元PE；每个共享存储器SM被划分为多个存储体Bank；其中，多个处理单元阵列PEA和多个共享存储器间隔设置，使得每个处理单元阵列PEA中的每个处理单元PE能够访问相邻两个共享存储器SM的存储体Bank。