[发明专利]可重构处理单元阵列的寄存器堆设计方法及装置在审
| 申请号： | 202011506065.5 | 申请日： | 2020-12-18 |
| 公开（公告）号： | CN112486904A | 公开（公告）日： | 2021-03-12 |
| 发明（设计）人： | 尹首一;蒋昱;谷江源;钟鸣;罗列;张淞;韩慧明;刘雷波;魏少军 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 薛平;侯天印 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 可重构 处理 单元 阵列 寄存器 设计 方法 装置 | ||
1.一种可重构处理单元阵列的寄存器堆设计方法，其特征在于，包括：
采用数据局部和全局共享结合、数据和配置信息分离存储的方式，对每个可重构处理单元阵列PEA的全局寄存器堆GR进行设计，其中，每个PEA包括：多个处理器单元PE；
采用数据和配置信息分离存储的方式，对每个PE的局部寄存器堆LR进行设计。
2.如权利要求1所述的方法，其特征在于，采用数据局部和全局共享结合、数据和配置信息分离存储的方式，对每个可重构处理单元阵列PEA的全局寄存器堆GR进行设计，包括：
对每个PEA中的多个PE进行区域划分，形成多个局部PEA；
将GR中第一地址范围的寄存器设计为存储局部PEA数据的寄存器；
将GR中第二地址范围的寄存器设计为存储全局PEA数据的寄存器；
将GR中第三地址范围的寄存器设计为存储全局PEA配置信息的寄存器。
3.如权利要求2所述的方法，其特征在于，所述GR包含：20个寄存器；所述第一地址范围为GR0-7；所述第二地址范围为GR8-15；所述第三地址范围为GR16-19。
4.如权利要求1所述的方法，其特征在于，采用数据和配置信息分离存储的方式，对每个PE的局部寄存器堆进行设计，包括：
将LR中第一地址范围的寄存器设计为存储PE数据的寄存器；
将LR中第二地址范围的寄存器设计为存储PE配置信息的寄存器。
5.如权利要求4所述的方法，其特征在于，所述LR包含：12个寄存器；所述第一地址范围为GR0-7；所述第二地址范围为GR8-11。
6.如权利要求1所述的方法，其特征在于，所述方法还包括：
在寄存器文件中设计面向PEA功能控制的特殊寄存器。
7.一种可重构处理单元阵列的寄存器堆设计装置，其特征在于，包括：
全局寄存器设计模块，用于采用数据局部和全局共享结合、数据和配置信息分离存储的方式，对每个可重构处理单元阵列PEA的全局寄存器堆GR进行设计，其中，每个PEA包括：多个处理器单元PE；
局部寄存器设计模块，用于采用数据和配置信息分离存储的方式，对每个PE的局部寄存器堆LR进行设计。
8.如权利要求7所述的装置，其特征在于，所述装置还包括：
特殊寄存器设计模块，用于在寄存器文件中设计面向PEA功能控制的特殊寄存器。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至6任一项所述可重构处理单元阵列的寄存器堆设计方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有执行权利要求1至6任一项所述可重构处理单元阵列的寄存器堆设计方法的计算机程序。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011506065.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种新型的蓝莓组织培养用培养设备
- 下一篇：一种自动无菌制冰机
