[发明专利]用于对代码进行分区操作的指令的装置、方法和系统

说明书

本申请公开了用于对代码进行分区操作的指令的装置、方法和系统。一种硬件处理器包括解码器、执行电路和分区管理电路。解码器用于将指令解码为经解码的指令。执行电路用于执行经解码的指令以生成对存储器的一个或多个存储器访问。分区管理电路用于执行与分区管理有关的操作。

技术领域

本公开总体上关于电子学，更具体地，本公开的实施例关于用于实现用于对代码进行分区操作(compartmentlize)的指令的电路。

背景技术

处理器或处理器集合执行来自指令集(例如，指令集架构(ISA))的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(I/O)。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指令进行解码得到的指令。

附图说明

在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：

图1图示根据本公开的实施例的计算机系统的框图，该计算机系统包括硬件处理器核，该硬件处理器核包括分区(compartment)管理器。

图2图示根据本公开的实施例的用于线性地址校验寄存器的示例格式。

图3图示根据本公开的实施例的用于分区描述符的示例格式。

图4图示根据本公开的实施例的用于分区线程描述符的示例格式。

图5图示根据本公开的实施例的分区执行模型。

图6是图示根据本公开的实施例的一条或多条分区操作指令的执行的流程框图。

图7图示根据本公开的实施例的实例化一个或多个分区的方法。

图8图示根据本公开的实施例的利用分区来执行分区内的代码的方法。

图9图示根据本公开的实施例的处理器管理对分区的利用的方法。

图10图示根据本公开的实施例的电路的框图，该电路包括线性地址前缀校验电路。

图11图示根据本公开的实施例的由脚本语言引擎使用的三种类型的存储器。

图12图示根据本公开的实施例的脚本语言存储器和通用语言存储器。

图13A图示根据本公开的实施例的在第一隔离至第二隔离的切换之前的存储器，而图13B图示在第一隔离至第二隔离的切换之后的存储器。

图14图示根据本公开的实施例的被约束在隔离内的不可信脚本语言线程。

图15图示根据本公开的实施例的向外调用到通用语言代码中的不可信脚本语言线程。

图16图示根据本公开的实施例的存储器中的地址域、地址域中的存储器切片、以及包括多个存储器切片的分区。

图17图示根据本公开的实施例的用于对存储器的访问请求的两级式硬件地址校验。

图18图示根据本公开的实施例的用于对存储器的访问请求的一个地址域内的两级硬件地址校验。

图19图示根据本公开的实施例的线性地址校验管理数据结构。

图20A是图示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。

图20B是图示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。

图21A是图示根据本公开的实施例的用于图20A和图20B中的通用向量友好指令格式的字段的框图。