[发明专利]稀疏矩阵乘法在可重构处理器阵列上的实现方法及装置

说明书

本发明公开了一种稀疏矩阵乘法在可重构处理器阵列上的实现方法及装置，其中，该方法包括：采用列压缩格式存储待乘法运算的第一稀疏矩阵和第二稀疏矩阵，得到第一稀疏矩阵和第二稀疏矩阵中非零元素的数值数组、行号数组和列偏移数组；通过可重构处理器阵列中的多个处理器，采用列优先法对第一稀疏矩阵和第二稀疏矩阵中的非零元素执行乘法运算，得到多个压缩列，其中，每个压缩列包括一个数值数组和一个行号数组；通过可重构处理器阵列中的多个处理器，采用双调排序归并法对执行乘法运算后的多个压缩列进行归并处理，得到第一稀疏矩阵和第二稀疏矩阵的乘法运算结果。本发明能够在可重构处理阵列上高效实现稀疏矩阵乘法。

技术领域

本发明涉及可重构计算领域，尤其涉及一种稀疏矩阵乘法在可重构处理器阵列上的实现方法及装置。

背景技术

本部分旨在为权利要求书中陈述的本发明实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

近年来，逐渐增长的数据量对计算芯片的功耗和性能提出了越来越高的要求。在过去的几十年间，随着摩尔定律的延续，半导体行业和处理器的性能都在迅速发展。然而，摩尔定律即将走到尽头，但人们对算力、性能和功耗的需求仍未停止，对最新一代设备，对更高性能和更低功耗的要求变得越来越严格。新型芯片架构应当能够执行多种应用，同时保持低功耗、小面积和较短的上市时间。

基于传统冯诺依曼架构的通用处理器具有最高的灵活性，能够胜任不同种类算法和任务的需求。然而，通用处理器每条指令执行时都需要经过取指、译码的过程，访问指令存储器的开销非常大，指令的串行执行也为流水带来了一定的困难，需要通过停顿(Stall)、冲刷(Flush)等方式实现，而且会有性能上的损失。尽管人们通过超长指令字、超标量处理器等方式，在一定程度上提高了指令的并行性，但仍未从根本上改变通用处理器功耗大、性能低的问题。另外，由于摩尔定律接近终结，通用处理器将面临着巨大挑战。

相比于通用处理器，专用集成电路(ASIC)将指令固化到芯片上，通过数据流驱动芯片运行，由于无需取指译码，ASIC具有极高的能量效率和运算速度，但也正是由于指令被固化，芯片只能执行单一应用，实现单一功能。ASIC的问题并不只在于此，芯片流片所需要的一次性工程费用(NRE)成本也很高，通用处理器销量很高，NRE分摊到每颗芯片上时就很低了，但ASIC往往只局限于某些特殊应用，销量难以分摊NRE成本，因此，ASIC目前主要在通信基带、网络流处理等方面得到使用。

可重构计算是为了解决能量效率和灵活性之间的矛盾而出现的。可重构计算处理器包括一个主处理器和一个可重构硬件，处理器提供灵活性，通过控制可重构硬件的行为来切换不同的功能；硬件在重构后，数据流在其中流动时受硬件暂时固化的指令而非通用处理器控制，因而具有准ASIC的性能。可重构芯片的灵活性和能量效应介于通用处理器和ASIC之间，在性能和灵活性上达到折衷的同时也确保了成本不会过高。

可重构处理器由可重构数据通路和可重构控制器组成。可重构数据通路通常采用许多基本处理单元(PE)组成的阵列结构，每个PE的功能都与通用处理器的算术逻辑单元(ALU)相似，但又不局限于ALU的功能，例如，部分PE具有访存功能，可以独立完成访存操作。此外PE间具有独特的互联结构，可以实现中间结果在不同PE间的转发和传递，从而实现复杂的运算功能，有的设计中还具有脉动阵列结构，可以实现数据复用和脉动传递，减少访存操作的次数。由于PE在ALU的基础上附加了访存、路由(Route)等功能，而且数据来源相比ALU也拓展到了有路由的PE，传统指令集很难完全描述每个PE的功能，因此动态可重构处理器通过配置信息控制其行为。在PE进行计算的同时，可重构控制器加载配置信息，发送给各个PE，PE完成当前计算任务后即可加载新的配置信息，切换到不同的功能。相比静态可重构处理器，这种方式减轻了重新配置的时间代价，而且具有很高的灵活性，但相应的会带来功耗上的增加。