[发明专利]一种半导体器件的背金工艺

说明书

本发明公开了一种半导体器件的背金工艺，包括以下步骤：1)在半导体器件背面溅镀第一金属薄层；2)在第一金属薄层上涂覆光阻剂，得到光阻层；3)对光阻层依次进行曝光和显影，使第一金属薄层表面形成未被光阻层覆盖的电镀区和被光阻层覆盖的蚀刻区；4)在所述电镀区进行溅镀和/或电镀，得到第二金属层；5)去除所述蚀刻区上的光阻层；6)通过蚀刻去除所述蚀刻区的第一金属薄层。本发明进行蚀刻时，只需蚀刻第一金属薄层，因而蚀刻厚度大大减小，更容易管控蚀刻制程参数，大大减少或避免出现蚀刻不干净而需要进行补蚀刻的情况，同时，蚀刻时间大大缩短，使生产效率得到提高；蚀刻所需的蚀刻液用量变少，从而降低生产成本。

技术领域

本发明涉及一种半导体器件加工工艺，特别是涉及一种半导体器件的背金工艺。

背景技术

对于半导体器件(例如异质结双极晶体管等)而言，背金工序是其生产制成中的一道必不可少的加工工序，通过背金处理，使半导体器件背面附有一定厚度的金属层和未被金属层覆盖的区域，未被金属层覆盖的区域一般做为切割道以避免切割刀具磨损和减小背金应力，未被金属层覆盖的区域亦可以为绝缘区防止漏电。目前，现有技术的半导体器件是通过对其背面的金属层进行蚀刻来获得上述未被金属层覆盖的区域，由于金属层的厚度较大(一般为3～5μm)，导致需蚀刻的时间较长，制程不容易管控，容易出现有时蚀刻不干净而需要进行补蚀刻的情况。并且，蚀刻时间太长影响生产效率；蚀刻液用量较大，不利于节约生产成本。

发明内容

本发明针对现有技术存在的技术问题，提供了一种半导体器件的背金工艺，其能够降低蚀刻厚度，缩短蚀刻时间，提高生产效率和降低生产成本。

本发明解决其技术问题所采用的技术方案是：一种半导体器件的背金工艺，包括以下步骤：

1)在半导体器件背面溅镀第一金属薄层；

2)在第一金属薄层上涂覆光阻剂，得到光阻层；

3)对光阻层依次进行曝光和显影，使第一金属薄层表面形成未被光阻层覆盖的电镀区和被光阻层覆盖的蚀刻区；

4)在所述电镀区进行溅镀和/或电镀，得到第二金属层；

5)去除所述蚀刻区上的光阻层；

6)通过蚀刻去除所述蚀刻区的第一金属薄层。

进一步的，所述步骤6)中采用金蚀刻液进行蚀刻，其作业温度为20～35℃，作业时长为70～126s。

进一步的，所述步骤5)中，采用去胶液去除所述蚀刻区上的光阻层，其作业温度为76～100℃，作业时长为180～250s。

进一步的，所述步骤4)的作业温度为38～56℃，作业时长为75～95s。

进一步的，所述步骤2)中，所述光阻剂采用负型光阻剂，其作业温度为20～35℃。

进一步的，所述第一金属薄层为钨化钛或金；第二金属层为金。

进一步的，所述第一金属薄层的厚度小于所述第二金属层的厚度。

进一步的，所述第一金属薄层的厚度为0.2～0.6μm，所述第二金属层的厚度为2.4～4.8μm。

进一步的，所述半导体器件为III-V族半导体器件。

进一步的，所述半导体器件为异质结双极晶体管。

相较于现有技术，本发明具有以下有益效果：