[发明专利]集成电路多情景时序收敛分析方法、装置、介质及设备

说明书

本发明公开了一种集成电路多情景时序收敛分析方法、装置、存储介质及设备，属于集成电路设计技术领域。该方法包括：利用集成电路的至少一种工作情景的提纲报告以及细节报告，并根据至少一种工作情景的提纲报告对集成电路设计的收敛情况进行分析判断；根据收敛情况的分析判断结果对至少一种工作情景的细节报告进行分析得到集成电路的修复意见；根据修复意见对集成电路进行修复；其中提纲报告包括产生时序违例的时序路径的相关信息。本发明的应用根据提纲报告以及细节报告对至少一种工作情景下的集成电路进行分析，根据分析结果给出修复意见，并对集成电路进行修复，在不依赖EDA工具的摘要报告的前提下，快速发现时序问题并解决时序问题。

技术领域

本申请涉及集成电路设计技术领域，特别是一种集成电路多情景时序收敛分析方法、装置、存储介质及设备。

背景技术

由于芯片生产出来以后经常需要工作在不同的环境中，比如在沙漠或者冰雪中都需要让集成电路能够工作。那么就导致集成电路需要适应不同的温度环境。比如应用于普通办公环境，或者玩游戏就要求集成电路工作在不同的速度上，或者叫做不同的工作模式上。而且更麻烦的是每一个工作情景都需要能够在沙漠或者冰雪中工作，那么工作情景的数量就是所有工作模式和所有工程环境的乘积，所以需要分析的工作情景就会很多。对于深亚微米以下的复杂集成电路SOC设计来说，至少需要有几十上百种工作情景需要被分析，每一个情景的分析都会生成大量的报告。人工阅读这些报告并且分析的工作量很大。

在芯片设计的签核阶段主要负责检查整个芯片的设计是否真的能够符合我们的设计初衷，签核之后，输出GDS文件到晶圆厂去加工。所以这是芯片整个设计过程的最后一道关卡和保险。众所周知，芯片设计是一个长周期高风险的技术领域，一旦出错不仅要面临巨大的流片失败代价，而且整个产品动则延迟半年才能上市。那么这个最后的检查阶段就显得尤其重要。签核中有一个很重要，而且也往往是工作量最大的工作就是时序收敛。时序的收敛不是一次完成的，需要经过检查、修正、再检查、再修正的循环。虽然EDA工具也会为每一个情景生成相应的摘要性质的报告，但是如果只是看EDA工具提供的摘要实际上不足以获得很多关键信息，直接看详细报告又非常多。

虽然EDA工具可以帮助我们分析各种工作场景下整个SOC芯片的时序情况。但是分析这些结果依然是一个很耗时耗力的过程。如何快速分析并且统计出这么多模式和场景下的集成电路的状态，并且非常方便的发现问题和解决时序问题是我们需要解决的技术问题。

发明内容

本发明提供一种集成电路多情景时序收敛分析方法、装置、存储介质及设备，根据提纲报告以及细节报告对至少一种工作情景下的集成电路进行分析，根据分析结果给出修复意见，并对集成电路进行修复，在不依赖EDA工具的摘要报告的前提下，快速发现时序问题并解决时序问题。

为了解决上述问题，本发明采用的一个技术方案是：提供一种集成电路多情景时序收敛分析方法，包括：利用集成电路的至少一种工作情景的提纲报告以及细节报告，并根据至少一种工作情景的提纲报告对集成电路设计的收敛情况进行分析判断；根据收敛情况的分析判断结果对至少一种工作情景的细节报告进行分析得到集成电路的修复意见；以及根据修复意见利用EDA工具对集成电路进行修复；其中提纲报告包括产生时序违例的时序路径的相关信息。

本发明采用的另一个技术方案是：提供一种集成电路多情景时序收敛分析装置，其包括：用于利用集成电路的至少一种工作情景的提纲报告以及细节报告，并根据至少一种工作情景的提纲报告对集成电路设计的收敛情况进行分析判断的模块；用于根据收敛情况的分析判断结果对至少一种工作情景的细节报告进行分析得到集成电路的修复意见的模块；以及用于根据修复意见利用EDA工具对集成电路进行修复的模块；其中提纲报告包括产生时序违例的时序路径的相关信息。

在本申请的另一个技术方案中，提供一种计算机可读存储介质，其存储有计算机指令，其中计算机指令被操作以执行方案中的集成电路多情景时序收敛分析方法。