[发明专利]异步逐次逼近型模数转换器

权利要求书

1.一种异步逐次逼近型模数转换器，其特征在于，所述模数转换器包括：采样保持模块、比较模块、数模转换模块及逐次逼近逻辑模块；所述比较模块的输入端与所述采样保持模块及所述数模转换模块电连接，所述比较模块的输出端与所述逐次逼近逻辑模块电连接；所述数模转换模块与所述逐次逼近逻辑模块电连接；

所述逐次逼近逻辑模块包括：异步逻辑单元、级联的N个时间窗口产生单元及与所述N个时间窗口产生单元一一对应的N个锁存单元；

所述时间窗口产生单元包括参考信号输入端、参考信号输出端、时钟端和窗口信号输出端，第M个时间窗口产生单元的参考信号输出端与第M-1个时间窗口产生单元的参考信号输入端电连接，第N个时间窗口产生单元的参考信号输入端输入参考信号；所述时间窗口产生单元用于根据其时钟端的时钟信号将其参考信号输入端输入的参考信号由其参考信号输出端输出；第M个时间窗口产生单元用于在第M个时间窗口产生单元输出参考信号时将其窗口信号输出端信号翻转，并在第M-1个时间窗口产生单元输出参考信号时将其窗口信号输出端信号再次翻转以生成窗口信号；第1个时间窗口产生单元用于在第1个时间窗口产生单元输出所述参考信号时将其窗口信号输出端输出的信号翻转；1＜M≤N；

所述异步逻辑单元的输出端与所述N个时间窗口产生单元的时钟端及所述比较模块的使能端电连接；所述锁存单元的输入端与所述比较模块的输出端电连接，所述锁存单元的使能端与所述时间窗口产生单元的窗口信号输出端电连接，所述锁存单元的输出端与所述数模转换模块电连接；

所述模数转换器还包括：误差校正逻辑模块；

所述误差校正逻辑模块的输入端与所述逐次逼近逻辑模块电连接，所述误差校正逻辑模块的输出端作为所述模数转换器的输出端，所述误差校正逻辑模块用于对所述逐次逼近逻辑模块的输出进行校正；

第1个时间窗口产生单元包括D触发器；

所述异步逻辑单元包括第一输入端、第二输入端、第三输入端、第四输入端及输出端；

所述异步逻辑单元的第一输入端与所述第1个时间窗口产生单元中D触发器的第一输出端电连接，所述异步逻辑单元的第二输入端接入外部采样时钟，所述异步逻辑单元的第三输入端与所述比较模块的一输出端电连接，所述异步逻辑单元的第四输入端与所述比较模块的另一输出端电连接；

所述异步逻辑单元用于仅在第1个时间窗口产生单元中D触发器未输出参考信号、所述外部采样时钟为转换过程且其第三输入端及第四输入端的电位相同时控制其输出端输出第一电平信号；

所述窗口信号在比较模块产生的比较结果之前产生。

2.根据权利要求1所述的模数转换器，其特征在于，第M个时间窗口产生单元包括：

D触发器和功能逻辑子单元，所述D触发器的时钟端作为第M个时间窗口产生单元的时钟端，所述D触发器的输入端作为所述第M个时间窗口产生单元的参考信号输入端，所述D触发器的第一输出端作为所述第M个时间窗口产生单元的参考信号输出端；

所述功能逻辑子单元的输出端作为第M个时间窗口产生单元的窗口信号输出端，所述功能逻辑子单元用于在所述第M个时间窗口产生单元的参考信号输出端输出参考信号时将其输出端的信号翻转，并在第M-1个时间窗口产生单元的参考信号输出端输出参考信号时将其输出端的信号再次翻转以生成所述窗口信号。

3.根据权利要求2所述的模数转换器，其特征在于，所述功能逻辑子单元包括：第一非门及第一或非门；

在第M个时间窗口产生单元中，所述第一或非门的第一输入端与所述D触发器的第二输出端电连接，所述第一或非门的第二输入端与所述第一非门的输出端电连接，所述第一或非门的输出端作为所述功能逻辑子单元的输出端；所述第一非门的输入端与第M-1个时间窗口产生单元中D触发器的第二输出端电连接。

4.根据权利要求2所述的模数转换器，其特征在于，所述功能逻辑子单元包括：

第二非门及第二或非门；

在第M个时间窗口产生单元中，所述第二非门的输入端与所述D触发器的第一输出端电连接，所述第二非门的输出端与所述第二或非门的第一输入端电连接，所述第二或非门的第二输入端与第M-1个时间窗口产生单元中D触发器的第一输出端电连接，所述第二或非门的输出端作为所述功能逻辑子单元的输出端。