[发明专利]一种新型启动交换芯片的实现装置

权利要求书

1.一种新型启动交换芯片的实现装置，其特征在于，包括：

时序控制模块，用于产生同步时钟信号、读存储器信号和当片选信号；

数据存储模块，用于当片选信号和读存储器信号有效时，将待读取单元的地址写入数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出；在对待读取单元读取完成后，内部地址指针自动增加，指向下一个待读取单元；

数据接收模块，用于将从数据存储模块接收到的数据并行输出至指令译码模块；

指令译码模块，用于对从数据接收模块接收到的数据进行指令译码，得到寄存器地址、设备地址和16位数据；

输出控制模块，用于对寄存器地址、设备地址和16位数据进行三选一输出；

输出模块，用于将输出控制模块的三选一输出转换成串行信号后输出。

2.根据权利要求1所述的新型启动交换芯片的实现装置，其特征在于，时序控制模块，还用于：在接收到复位信号RST后，产生起始地址信号，将起始地址信号发送至数据存储模块，以便数据存储模块根据起始地址信号对内部地址指针进行复位。

3.根据权利要求1所述的新型启动交换芯片的实现装置，其特征在于，时序控制模块，包括：启动控制单元和时钟产生单元；其中，启动控制单元，包括：与门and21_0、与门and21_1、与门and21_2、D触发器dff_0、D触发器dff_1、D触发器dff_2、反向器inv_0、反向器inv_1、反向器inv_2、或门or31_0、或门or31_1、或门or31_2、或门or21_0和与非门nand31_0；

同步时钟信号clk接触发器dff_0、触发器dff_1、触发器dff_2的时钟端；复位信号RST接接触发器dff_0、触发器dff_1、触发器dff_2的复位端；输入信号A和输入使能信号en分别接与门and21_0的两个输入端，与门and21_0的输出端接触发器dff_0的数据端D，触发器dff_0的输出端Q接反相器inv_0输入端；输入信号B和输入使能信号en分别接与门and21_1的两个输入端，与门and21_1的输出端接触发器dff_1的数据端D，触发器dff_1的输出端Q接反相器inv_1输入端；输入信号C和输入使能信号en分别接与门and21_2的两个输入端，与门and21_2的输出端接触发器dff_2的数据端D，触发器dff_2的输出端Q接反相器inv_2输入端；或门or31_0输入端分别接反相器inv_0的输出端、反相器inv_1的输出端和触发器dff_2的输出端Q；或门or31_1输入端分别接反相器inv_0的输出端、反相器inv_2的输出端和触发器dff_1的输出端Q；或门or31_2输入端分别接反相器inv_1的输出端、触发器dff_0的输出端Q和触发器dff_2的输出端Q；或门or21_0的输入端分别接或门or31_1输出端和输入信号D；与非门nand31_0的输入端分别接或门or31_0输出端、或门or31_2输出端和或门or21_0输出端；与非门nand31_0的输出端接输出信号out；

时钟产生单元，用于根据系统时钟产生数据存储模块的同步时钟信号。

4.根据权利要求1所述的新型启动交换芯片的实现装置，其特征在于，数据存储模块为串行可编程存储器；数据存储模块的端口信号包括：同步时钟信号clk、片选信号CS、数据输入信号din、数据输出信号dout；其中，当片选信号CS有效时，输入信号din的高三位为‘110’时，数据存储模块进入读操作；输入信号din的低6位为待读取单元的首地址，将输入信号din的低6位写入到数据存储模块的内部地址指针中，将读取的数据随着同步时钟信号一起串行输出。