[发明专利]用于更快的启动过程的多处理器启动流程的方法、系统和设备

说明书

本发明涉及用于更快的启动过程的多处理器启动流程的方法、系统和设备。描述了与用于实施多处理器启动流程以实现更快的启动过程的电路有关的系统、方法和设备。在一个实施例中，一种系统，包括：硬件处理器，其包括处理器核；与硬件处理器耦合的高速缓存；用于硬件初始化代码的存储；以及控制器电路，其要在系统通电之后、在开始执行硬件初始化代码之前将高速缓存的一部分初始化为供硬件初始化代码使用的存储器。

相关申请的交叉引用

本专利申请要求对提交于2020年4月20日且题为“Method, System, andapparatus for a Multiprocessor Boot Flow for a Faster Boot Process（用于更快的启动过程的多处理器启动流程的方法、系统和设备）”的印度临时专利申请号202041016869的权益，其通过引用整体地并入本文。

技术领域

本公开总体上涉及电子装置，并且更具体地，本公开的实施例涉及用于实现更快的启动过程的电路。

背景技术

处理器或一组处理器执行来自指令集（例如，指令集架构（ISA））的指令。指令集是与编程有关的计算机架构的一部分，并且通常包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出（I/O）。应当注意，本文的术语“指令”可以指代宏指令，例如提供给处理器以供执行的指令，或者指代微指令，例如由处理器的解码器对宏指令进行解码而得到的指令。

附图说明

通过示例而非限制的方式在附图的各图中图示了本公开，其中，同样的附图标记指示相似的元素，并且其中：

图1图示了根据本公开实施例的包括启动控制器的片上系统。

图2图示了根据本公开实施例的示例启动流程。

图3图示了根据本公开实施例的利用启动控制器的示例启动流程，该启动控制器配置高速缓存以在执行硬件初始化代码之前用作硬件初始化代码的存储器。

图4图示了根据本公开实施例的包括（例如，L4）高速缓存的片上系统。

图5图示了根据本公开实施例的针对DRAM和多个高速缓存的示例响应时间。

图6A图示了根据本公开实施例的示例启动流程。

图6B图示了根据本公开实施例的针对图6A的硬件初始化代码的示例流程，其中没有在运行硬件初始化代码之前将高速缓存（例如，L4/LLC）配置为随机存取存储器（RAM）（例如，SRAM）。

图6C图示了根据本公开实施例的针对图6A的硬件初始化代码的示例流程，其中在运行硬件初始化代码之前将高速缓存（例如，L4/LLC）配置为随机存取存储器（RAM）（例如，SRAM）。

图7A图示了根据本公开实施例的示例启动流程。

图7B图示了根据本公开实施例的针对图7A的硬件初始化代码的示例流程，其中没有在运行硬件初始化代码之前将高速缓存（例如，L4/LLC）配置为随机存取存储器（RAM）（例如，SRAM）。

图7C图示了根据本公开实施例的针对图7A的硬件初始化代码的示例流程，其中在运行硬件初始化代码之前将高速缓存（例如，L4/LLC）配置为随机存取存储器（RAM）（例如，SRAM）以供多个辅助处理器核使用。

图8是图示根据本公开实施例的用于系统启动的操作的流程图。

图9A是图示根据本公开实施例的示例性有序管线和示例性寄存器重命名、无序发布/执行管线的框图。

图9B是图示根据本公开实施例的要被包括在处理器中的示例性寄存器重命名、无序发布/执行架构核和有序架构核的示例性实施例的框图。