[发明专利]锁相环参考杂散快速仿真方法

说明书

锁相环参考杂散快速仿真方法，涉及集成电路技术。本发明包括下述步骤：1）采集锁相环信号，所述锁相环包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器；2）计算杂散抑制比；所述步骤1）中，锁相环信号包括包括环路滤波器输出的直流调谐电压频谱信号，所述步骤2）中，采用下式计算杂散抑制比X：X=为锁相环的输入参考信号频率，为环路滤波器输出的直流调谐电压频谱中频率为的杂散大小参量，为VCO的压控增益。

技术领域

本发明涉及集成电路技术。

背景技术

PLL工作原理如图1所示，将低频的参考输入信号倍频到高频输出。PLL主要架构由压控振荡器（VCO），分频器（DIV），鉴频鉴相器+电荷泵（PFD+CP）以及环路滤波器（FILTER）构成。因为该系统中有低频参考输入，所以在高频输出端的频谱中会出现低频杂散。该杂散会严重影响输出信号纯净度，同时，高性能PLL对参考杂散的抑制性能有很高的要求，因此，一种高精度PLL输出信号参考杂散仿真方法是十分必要的。传统的仿真方法通过对输出信号直接FFT运算，以得到输出参考杂散。

然而，直接在输出端计算PLL的参考杂散开销很大。输出端是高频信号，也是整个PLL中频率最高的信号。直接对高频信号分析，需要提取的时域信号步长特别短，否则FFT分析出来的频谱将会有频谱泄露。对高频信号进行短步进的时域仿真，特别是集成电路后仿验证，需要占用大量的服务器资源，仿真时间高达几个星期。

发明内容

本发明所要解决的技术问题是，提供一种能够大幅度缩短仿真时间的仿真方法为集成电路设计中针对参考杂散性能进行设计迭代提供支持。

本发明解决所述技术问题采用的技术方案是，锁相环参考杂散快速仿真方法，包括下述步骤：

1）采集锁相环信号，所述锁相环包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器；

2）计算杂散抑制比；

其特征在于，所述步骤1）中，锁相环信号包括包括环路滤波器输出的直流调谐电压频谱信号，

所述步骤2）中，采用下式计算杂散抑制比X：

X =

为锁相环的输入参考信号频率，为环路滤波器输出的直流调谐电压频谱中频率为的杂散大小参量，为压控增益。

所述步骤1）中，对环路滤波器的输出信号采用FFT运算，获得直流调谐电压频谱。

本发明在不改变PLL环路仿真架构的前提下，改变了FFT运算的节点位置，不再需要对高精度的高频输出信号进行直接的FFT分析，仅仅需要对低精度的直流信号进行FFT分析，再通过窄带调制理论计算，即可快速得到PLL参考杂散性能。本发明所需要的仿真时间相比传统方法缩短了一个数量级，大部分情况下仅需一天即可完成。

附图说明

图1是本发明在PLL中提取关键信号的示意图。

具体实施方式

本发明的主要思想是简化PLL参考杂散的仿真方法，通过FFT分析直流信号的频谱，利用窄带通信原理理论间接计算PLL参考杂散。图1显示了本发明的仿真方法不再直接分析输出高频信号的频谱，通过间接分析环路滤波器（FILTER）的输出直流调谐电压频谱，再通过窄带调制原理得到输出端高频信号的参考杂散。对于PLL的高频输出信号，可以看成是一个调频信号:

，

其中为输出高频信号幅度，为输出高频信号频率，为输入参考信号频率，为调频信号调制指数。在PLL系统中，，其中，为图1中直流调谐电压频谱中频率为的杂散大小参量，由于其经过了FILTER滤波，所以很小，不会超过10mV。

为压控增益，只要设计合理，就可以使得，相应的。展开调制信号，可得：

，由于，，可以得到，，由此，可以得到如下表达式：