[发明专利]一种用于半导体封装的引线框架及其制备方法

说明书

本发明属于半导体器件技术领域，具体涉及一种用于半导体封装的引线框架及其制备方法。本发明的引线框架包括框架本体和电镀层，所述框架本体的上表面具有若干微蚀槽，各微蚀槽内均填充有上述电镀层，所述电镀层的厚度与微蚀槽的厚度相同。本发明的引线框架通过先微蚀后电镀的方式，在框架本体上形成下凹的微蚀槽，使电镀层形成于微蚀槽内，通过微蚀和电镀工艺的合理控制，既可减小引线框架的厚度，有利于半导体封装的薄型化生产，还可起到保护电镀层的作用，从而更好地保证可焊性和产品合格率。

技术领域

本发明属于半导体器件技术领域，具体涉及一种用于半导体封装的引线框架及其制备方法。

背景技术

引线框架是制造集成电路半导体元件的基本部件，为集成电路的芯片提供载体，借助于键合材料实现芯片与外部线路板电信号的连接，还可与封装外壳一同提供散热通道释放热量。随着电子产品的微型化发展趋势，集成度高、体积小的封装技术逐渐成为主要市场需求，半导体封装产品对薄型化和小型化的要求也越来越高。其中，方形扁平无引脚封装(QFN)具有焊盘尺寸小、体积小的特点，相比于传统SOIC、TSOP、QFP等封装技术更适用于对集成度、尺寸、性能都有要求的便携小型电子设备。

然而在小型化的封装体内实现功能多型化，同时满足散热性、耐压性、抗辐射等对抗恶劣环境的可靠性能要求，是个不小的技术挑战。目前为顺应封装产品薄型化的市场趋势，往往会在封装时通过研磨来减薄芯片厚度，而近年来也更多地开始对引线框架薄型化进行探索。但引线框架整体减薄容易在储存和运输过程中翘曲变形。此外，现有引线框架需要在表面电镀提供引线焊接点，电镀层也有一定厚度，同时也会增加引线键合的高度，不利于封装体厚度减薄。而引线框架表面突出的电镀层也容易受损或划伤，不利于打线，也会对封装产品的可靠性造成影响。

发明内容

本发明针对现有技术所存在的缺陷，提供一种有利于实现半导体封装薄型化且可靠性更高的引线框架及其制备方法。

本发明的上述目的通过以下技术方案得以实施：一种用于半导体封装的引线框架，包括框架本体和电镀层，所述框架本体的上表面具有若干微蚀槽，各微蚀槽内均填充有上述电镀层。

作为优选，所述电镀层的厚度与微蚀槽的厚度相同。

已知的QFN产品的厚度通常为0.55～0.75mm，包括引线框架、芯片、银胶以及引线弧度的高度之和，而目前的引线框架本身厚度有0.1～0.254mm，芯片厚度0.2mm，线弧高度可达0.2mm，整体厚度很难减薄，且电镀层容易划伤或磨损。而本发明的电镀层设置于框架本体的微蚀槽内，电镀层表面与框架本体的上表面平齐，则引线框架整体厚度即为框架本体的厚度，在引线键合时也可适当降低线弧高度，有利于实现封装产品的薄型化生产。并且，电镀层不再凸出于框架本体表面，受刮擦、划伤的概率大大降低，可保证更好的焊接性和更高的产品合格率。

作为优选，本发明所述电镀层的厚度为1.5～10μm。

作为优选，本发明所述电镀层为镍钯金电镀层或银电镀层。

作为优选，本发明所述框架本体为铜或铜合金材料制得。

本发明的另一目的还在于提供一种用于半导体封装的引线框架的制备方法，包括如下步骤：

(1)贴膜：在基板的上下表面各贴附一层干膜；

(2)微蚀：通过曝光和显影去除基板上表面的部分干膜，露出基板上表面的局部区域；再对局部区域进行微蚀处理，在基板上形成微蚀槽；

(3)电镀：用电镀液处理基板，在裸露的微蚀槽内形成电镀层；

(4)蚀刻：再次贴干膜覆盖住电镀层，通过曝光和显影去除基板上下表面的部分干膜，露出待蚀刻区域；对基板进行蚀刻处理，得到具有蚀刻孔的框架本体；

(5)退膜：去除引线框架上下表面剩余的干膜，经清洗、干燥，即得。