[发明专利]多贴片存储器管理机制

说明书

公开了用于实现多贴片存储器管理的图形处理器。在一个实施例中，图形处理器包括：具有本地存储器的第一图形装置；具有本地存储器的第二图形装置；以及图形驱动器，该图形驱动器用于提供具有公共虚拟地址范围的单个虚拟分配，以将资源镜像到第一和第二图形装置的每个本地存储器。

技术领域

实施例一般涉及数据处理，并且更特别地涉及在图形环境中提供多贴片（multi-tile）存储器管理机制。

背景技术

当前并行图形数据处理包括被开发以对图形数据执行特定操作（诸如例如线性内插、曲面细分、光栅化（rasterization）、纹理映射、深度测试等）的系统和方法。传统上，图形处理器使用固定功能计算单元来处理图形数据；然而，最近，已使图形处理器的部分可编程，使得此类处理器能够支持用于处理顶点和片段数据的更多种多样的操作。

为了进一步增加性能，图形处理器通常实现诸如流水线之类的处理技术，其试图遍及图形流水线的不同部分并行处理尽可能多的图形数据。具有单指令多线程（SIMT）架构的并行图形处理器设计成最大化图形流水线中的并行处理的量。在SIMT架构中，并行线程群组试图尽可能经常一起同步执行程序指令以增加处理效率。SIMT架构的软件和硬件的一般概述能够在Shane Cook，CUDA Programming第3章，第37-51页（2013）中找到。

附图说明

为了在其中能够详细理解本实施例的上述特征的方式，可以通过参考实施例来具有对上面简要概括的实施例的更特定的描述，所述实施例中的一些实施例在附图中示出。然而，要注意的是，附图仅示出了典型的实施例，并且因此不要被认为限制其范围。

图1是根据实施例的处理系统100的框图。

图2A-2D示出了根据实施例的计算系统和图形处理器。

图3A-3C是根据实施例的另外图形处理器和计算加速器架构的框图。

图4是根据一些实施例的图形处理器的图形处理引擎410的框图。

图5A-5B示出了根据实施例的包括在图形处理器核中采用的处理元件阵列的线程执行逻辑500。

图6示出了根据实施例的另外执行单元600。

图7是示出根据一些实施例的图形处理器指令格式700的框图。

图8是根据实施例的图形处理器800的另一实施例的框图。

图9A是示出根据一些实施例的图形处理器命令格式900的框图。

图9B是示出根据实施例的图形处理器命令序列910的框图。

图10示出了根据一些实施例的数据处理系统1000的示例性图形软件架构。

图11A是示出根据实施例的可以用于制造集成电路以执行操作的IP核开发系统1100的框图。

图11B示出了根据一些实施例的集成电路封装组装件1170的截面侧视图。

图11C示出了包括连接到衬底1180（例如基础管芯）的硬件逻辑小芯片（chiplet）的多个单元的封装组装件1190。

图11D示出了根据实施例的包括可互换小芯片1195的封装组装件1194。

图12示出了示例性集成电路并且图13A-13B示出了根据本文中描述的各种实施例的可以使用一个或多个IP核来制作的关联的图形处理器。

图14A和14B示出用户模式驱动器（UMD）（例如，UMD 1026）通过创建虚拟地址的单独的镜像分配（mirrored allocation）并插入对应的复制命令以确保正确地复制数据来显式地镜像（mirror）资源的方法。