[发明专利]基于错误率的动态存储器刷新控制方法及装置

说明书

本发明提供了一种基于错误率的动态存储器刷新控制方法，所述方法包括：根据错误率调整刷新周期；根据调整后的所述刷新周期发送刷新指令。根据动态存储器读取时的错误率而调整DRAM动态存储器的刷新周期，从而可以解决由各种因素导致的存储单元数据保持时间缩短的问题。

技术领域

本发明涉及存储器技术领域，尤其是指一种基于错误率的动态存储器刷新控制方法及装置。

背景技术

DRAM动态存储器的结构为1T1C，即一个开关晶体管加一个电容，根据电容充放电来进行数据0、1的储存。由于电容的电荷会随时间流失，因此需要定时刷新存储单元，给电容重新充电来保持数据。

若存储单元的电容受到辐射、温度等影响，存储器的数据保持时间则会受到影响而减少，发生数据错误。此时，若加快刷新速度，可以避免数据由于保持时间缩短而出现错误。

目前的解决方案多数是根据芯片的工作温度来调整刷新周期。但温度只是一个导致电容漏电更快的因素，还有使用寿命、辐照环境等因素也会导致电容更快漏电。

发明内容

本发明所要解决的技术问题是：由各种因素导致的存储单元数据保持时间缩短的问题。

为了解决上述技术问题，本发明采用的技术方案为：

第一方面，本发明提供了一种基于错误率的动态存储器刷新控制方法，所述方法包括：

根据错误率调整刷新周期；

根据调整后的所述刷新周期发送刷新指令。

进一步地，所述根据错误率调整刷新周期之前包括:

对输入数据进行编码得到第一校验码；

对读出数据进行编码得到第二校验码；

对比所述第一校验码与第二校验码，若所述第一校验码与第二校验码不同，则读出数据出现错误，并计算所述读出数据的错误率。

进一步地，所述对输入数据进行编码得到第一校验码之后包括：

将所述第一校验码与输入数据存入存储阵列。

进一步地，所述根据错误率调整刷新周期还包括：基于检错算法得出所述错误率。

进一步地，所述检错算法包括循环冗余码校验CRC。

进一步地，所述根据调整后的所述刷新周期发送刷新指令包括：发送刷新指令的速率是取决于上一次读取数据时的所述错误率。

进一步地，所述发送刷新指令的速率是取决于上一次读取数据时的所述错误率还包括：

当错误率为0时，采用最高刷新周期进行刷新，可以提高存储器工作效率节约功耗；

当错误率升高，减小刷新周期来保持数据，减少错误。

第二方面，本发明还提供了一种基于错误率的动态存储器刷新控制装置，所述装置包括：

刷新模块：用于根据错误率调整刷新周期；

控制模块：用于根据调整后的所述刷新周期发送刷新指令。

第三方面，本发明还提供了一种基于错误率的动态存储器刷新控制设备，包括存储器、处理器、以及存储在所述存储器中并可存储在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如第一方面所述的基于错误率的动态存储器刷新控制方法中的各个步骤。

第四方面，本发明还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如第一方面所述的基于错误率的动态存储器刷新控制方法中的各个步骤。