[发明专利]一种3D堆叠芯片的安全认证系统、方法

说明书

本发明提供了一种3D堆叠芯片的安全认证系统、方法，安全认证系统包括仲裁器PUF电路和上下堆叠的第一芯片和第二芯片，所述第一芯片和所述第二芯片通过TSV通路关联，仲裁器PUF电路包括两条平行的信号通路，两条所述信号通路的结构对称且在所述信号通路上间隔设置通路选择开关，在通路选择开关之间连接所述TSV通路，两条信号通路连接同一信号输入端，输出端连接仲裁器。本发明基于TSV的制造偏差来设计PUF，利用TSV的RC特性产生不同的激励‑响应数据，够成芯片的唯一“指纹”，使芯片具有不可克隆的特性，提供安全认证功能。

技术领域

本发明属于安全认证技术领域，涉及一种3D堆叠芯片的安全认证系统、方法，尤其涉及一种基于仲裁器PUF电路的3D堆叠芯片的安全认证系统、方法。

背景技术

目前，随着晶体管尺寸减小至5nm，摩尔定律逐渐失效。为了延续摩尔定律，业界转向3D堆叠方向发展，通过将芯片进行3D堆叠，提高芯片的性能，减小芯片的面积。芯片进行3D堆叠有多种方式，比如通过wire-bond堆叠或者硅通孔(Through silicon via，TSV)堆叠等。其中，通过TSV堆叠的芯片首先对硅芯片进行刻蚀形成微孔，然后填充铜、钨、多晶硅等导电物质，实现硅通孔的垂直电气互连。TSV技术可以通过垂直互连减小互联长度，减小信号延迟，降低电容/电感，实现芯片间的低功耗，高速通讯，增加宽带和实现器件集成的小型化。

物理不可克隆函数(Physical Unclonable Functions，PUF)作为一种新型信息安全保护技术，利用集成电路的制造偏差作为芯片唯一性的识别“指纹”，可用于芯片的识别、认证、密钥生产等领域。PUF是指输入一个激励时，利用芯片制造过程中不可避免的内在物理构造的随机差异输出一个不可预测的响应。由于芯片制造过程中的差异是不可避免，并具有不可控性，即使是制造者也无法复现这种差异。因此，PUF通过利用芯片的差异能够实现对芯片身份唯一性的认证，使3D堆叠芯片具有唯一的“指纹”，使芯片具有较高的安全性，防止芯片被克隆。

当前尚未有关于3D堆叠芯片安全认证的实现方案。

发明内容

本发明所要解决的技术问题是：通过TSV堆叠的3D堆叠芯片，基于TSV 制造过程中的工艺偏差，设计仲裁器PUF电路，实现对3D堆叠芯片的安全认证。

为了解决上述技术问题，本发明采用的技术方案为：

本发明提供一种3D堆叠芯片的安全认证系统，包括仲裁器PUF电路和上下堆叠的第一芯片和第二芯片，所述第一芯片和所述第二芯片通过TSV通路关联，所述仲裁器PUF电路包括两条平行的信号通路，两条所述信号通路的结构对称且在所述信号通路上间隔设置通路选择开关，所述通路选择开关之间连接所述TSV通路，两条所述信号通路连接同一信号输入端，输出端连接仲裁器。

进一步地，所述选择开关包括多路选择器MUX1和多路选择器MUX2，所述多路选择器MUX1和多路选择器MUX2均包括通路0和通路1。

进一步地，所述仲裁器为上升沿触发的D触发器，所述D触发器包括数据信号端口D和时钟信号端口C，所述数据信号端口D和时钟信号端口C分别连接两条所述信号通路。

一种3D堆叠芯片的安全认证方法，采用上述的3D堆叠芯片的安全认证系统，包括：

对所述仲裁器PUF电路施加激励信号，基于不同的3D堆叠芯片生成不同的激励-响应数据；上传所述激励-响应数据至数据中心；

在芯片使用前对芯片进行激励-响应验证，得到验证数据并与所述数据中心的激励-响应数据进行比对，完成芯片安全验证。

进一步地，所述对仲裁器PUF电路施加激励信号之前包括：

所述信号输入端输入一个阶跃信号，由两条所述信号通路同时传输；

两条所述信号通路上的阶跃信号分别通过设置的TSV通路进入通路选择开关。