[发明专利]一种增强型与耗尽型HEMT集成器件及制备方法

说明书

本发明涉及一种增强型与耗尽型HEMT集成器件及制备方法，通过在P型氮化物栅极层上沉积不同应力的介质，对P型氮化物栅极层下方的势垒层应力进行调控，改变其极化电场强度，最终实现P型氮化物栅增强型和耗尽型HEMT器件的单片集成。在制备耗尽型半导体器件时，无需刻蚀栅金属下方的P型氮化物层，栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关电流比，降低功耗；本发明制备的增强型半导体器件，与常规P型氮化物栅增强型HEMT相比，P型氮化物栅极层下方的势垒层极化电场强度减弱，异质结界面极化电荷面密度减少，增强型半导体器件的阈值电压得到进一步提升。

技术领域

本发明涉及半导体技术领域，更具体地说，涉及一种增强型与耗尽型HEMT集成器件，以及一种增强型与耗尽型HEMT集成器件的制备方法。

背景技术

硅基GaN HEMT由于氮化镓材料自身的优越特性，在功率开关领域发展前景广阔，其中，商业化功率GaN HEMT主要是P型氮化物栅增强型HEMT器件。但由于P型氮化物栅增强型HEMT器件存在阈值电压低以及栅极摆幅小等问题，为充分发挥GaN材料的优越性，需要将栅极驱动电路与功率GaN HEMT进行单片集成。

现有技术中，基于p-GaN/AlGaN/GaN外延结构，实现增强型与耗尽型器件单片集成的常见方法为：利用干法刻蚀工艺，选择性刻蚀或完全刻蚀表面P型氮化物层，获得增强型或耗尽型GaN HEMT器件。

但利用上述方法中，利用完全刻蚀P型氮化物层的方法制备耗尽型GaN HEMT器件时，栅极区域下方的AlGaN层表面存在干法刻蚀损伤，该损伤将使得AlGaN层表面产生大量缺陷，导致器件阈值电压分布不均匀，栅极漏电流大。同时，利用选择性刻蚀P型氮化物层的方法制备的增强型HEMT器件，阈值电压较低，在实际电路应用中，存在误开启风险，影响电路安全。

发明内容

本发明的目的在于克服现有技术的不足，提供一种增强型与耗尽型HEMT集成器件及制备方法，通过施加不同应力，实现耗尽型半导体器件的增强型与耗尽型HEMT器件的单片集成，栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关比，降低功耗；同时进一步提升增强型半导体器件的阈值电压。

本发明的技术方案如下：

一种增强型与耗尽型HEMT集成器件，包括衬底、缓冲层、沟道层、势垒层、第一P型氮化物栅极层、第二P型氮化物栅极层，第一P型氮化物栅极层与第二P型氮化物栅极层间隔设置；第一P型氮化物栅极层上设置第一栅极金属，第二P型氮化物栅极层上设置第二栅极金属；第一P型氮化物栅极层及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层及其周边一定范围的区域定义为耗尽区域；增强区域覆盖压应力介质层，并设置第一源极金属、第一漏极金属，形成增强型半导体器件；耗尽区域覆盖张应力介质层，并设置第二源极金属、第二漏极金属，形成耗尽型半导体器件。

作为优选，增强区域与耗尽区域覆盖不同种类的钝化层，压应力介质层与张应力介质层分别对应增强区域与耗尽区域，覆盖于钝化层上；钝化层的压应力值低于压应力介质层的应力值，钝化层的张应力值低于张应力介质层的应力值。

作为优选，压应力介质层的应力值为-250MPa～-3GPa，张应力介质层的应力值为200MPa～3GPa，钝化层的应力值为-250MPa～150MPa；压应力介质层的厚度为30nm-1000nm，张应力介质层的厚度为30nm-1000nm，钝化层的厚度小于20nm；增强型半导体器件的阈值电压为0.5V～2.5V，耗尽型半导体器件的阈值电压为-0.5V～-1V。

作为优选，压应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，钝化层为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。

一种增强型与耗尽型HEMT集成器件的制备方法，包括如下步骤：