[发明专利]三维存储器的读取方法及设备

说明书

本发明涉及一种三维存储器的读取方法，包括至少一次读取操作，读取操作包括按照低编程态、中编程态以及高编程态进行读取；低编程态包括第一编程态；中编程态包括第二编程态；高编程态包括第三编程态和第七编程态；判断读取操是否为第一次读取操作；当读取操作为第一次读取操作时，读取操作包括在第一编程态之后施加第一脉冲电压。

技术领域

本发明涉及一种三维存储器的读取方法及设备，该读取方法可以降低第一次读取操作时的故障位计数。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

随着市场对存储密度的要求不断提高，业界正在开发具有更多编程态的编程方法，以使每个物理存储单元(cell)可以代表更多位(bit)信息。但是，更多的编程态的实现，对单个存储单元的形成工艺以及多个存储单元之间的分布均匀性具有更高的要求。因此，如何增大存储单元的存储密度，改善三维存储器的性能，是当前亟待解决的技术问题。

在企业级的三维存储器(例如3D NAND)中，通常采用低密度奇偶校验码(LDPC,Low-Density-Parity-Check)来进行纠错。图1是一种LDPC纠错的流程图。参考图1所示，这些纠错码不可避免地会导致额外的读取时间延迟以及整体存储性能的下降，尤其是软判决解码(soft-decoding)。因此，降低故障位计数(FBC,Fail Bit Count)显得尤为重要。

暂态读取错误(TER,Temporary Read Errors)是一种对3D NAND可靠性的新威胁，它是指在3D NAND Flash(闪存)编程/读取结束之后历经了一段空闲时间，对其进行第一次读取时会出现大量的暂态读取错误，即FBC会很高，而在后续的第二次和第三次读取结果中FBC会表现出一个平稳值。图2A和图2B分别是编程结束至第一次读取时没有空闲时间的多次读取的FBC以及编程结束至第一次读取时存在空闲时间的多次读取的FBC的示意图。其中，图2A为没有经历空闲时间的三次读取时的FBC，图2B为经历了24小时空闲时间后的五次读取时的FBC。参考图2A和图2B所示，首次读取现象(FRI,First Read Issue)与读取之前的空闲时间呈现强相关，当编程结束没有空闲时间直接读取时，FRI不会出现。当编程结束之后等待24小时再进行读取时FRI出现，且所读取的第一层字线(WL,Word Line)最为严重。图3是一种现有的暂态读取错误(TER)的示意图(引用自C.Zambelli,R.Micheloni,S.Scommegna and P.Olivo,First Evidence of Temporary Read Errors in TLC 3D-NAND Flash Memories Exiting From an Idle State)。参考图3所示，首次读取现象(图3中的w/TER)会大大增加触发LDPC中软判决解码的概率，造成存储器整体性能的下降。

发明内容

本发明所要解决的技术问题是提供一种三维存储器的读取方法，该读取方法可以降低第一次读取操作时的故障位计数。

本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器的读取方法，包括至少一次读取操作，所述读取操作包括按照低编程态、中编程态以及高编程态进行读取；所述低编程态包括第一编程态；所述中编程态包括第二编程态；所述高编程态包括第三编程态和第七编程态；判断所述读取操是否为第一次读取操作；当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态之后施加第一脉冲电压。

在本发明的一实施例中，所述低编程态包括所述第一编程态和第五编程态，当所述读取操作为第一次读取操作时，所述读取操作包括在所述第一编程态和所述第五编程态之间施加第一脉冲电压。