[发明专利]一种高速LVDS阻态控制电路及控制方法

权利要求书

1.一种高速LVDS阻态控制电路，其特征在于：所述电路包括LVDS驱动电路、第一组态控制单元和第二组态控制单元，所述LVDS驱动电路包括pmos管P1、pmos管P2、nmos管N1、nmos管N2、电阻R、电压源VDD、电流源I1和电流源I2，所述电压源VDD通过电流源I1分别接入pmos管P1的源端和pmos管P2的源端，所述pmos管P1的漏端接nmos管N1的源端，所述pmos管P3的漏端接nmos管N2的源端，所述nmos管N1的漏端和nmos管N2的漏端和地之间接有电流源I2，所述pmos管P1的漏端和nmos管N1的源端与pmos管P2的漏端和nmos管N2的源端之间接有电阻R，所述第一组态控制单元的两路输出信号Out_m和Out_n分别接入pmos管P1的栅极和pmos管P2的栅极，所述第二组态控制单元的两路输出信号Out_p和Out_q分别接入nmos管N1的栅极和nmos管N2的栅极。

2.根据权利要求1所述的高速LVDS阻态控制电路，其特征在于：所述第一组态控制单元和第二组态控制单元的电路结构完全相同，均包括nmos管N3、nmos管N4、nmos管N5、nmos管N6、电阻R1、电阻R2、电压源VDD1、电流源I3、开关S1、开关S2、开关S3、开关S4、反向器inv1和反向器inv2，所述电压源VDD1分别通过电阻R1和电阻R2接nmos管N3的栅极和nmos管N5的栅极，所述电压源VDD1与nmos管N3的源极和nmos管N5的源极之间分别接有开关S1和开关S2，所述nmos管N3的漏极接nmos管N4的源极，所述nmos管N5的漏极接nmos管6的源极，所述nmos管N4的漏极和nmos管N6的漏极与地之间接有电流源I3，所述nmos管N3的漏极和nmos管N4的源极之间为一路输出，其与地之间接有开关S3，所述nmos管N5的漏极和nmos管N6的源极之间为另一路输出，其与地之间接有开关S4，所述开关S3与开关S1之间接有反向器inv1，所述开关S2与开关S4之间接有反向器inv2。

3.一种实现权利要求1所述的高速LVDS阻态控制电路的控制方法，其特征在于：该方法包括以下步骤：

1)阻态控制：通过第一组态控制单元和第二组态控制单元，强行将第一阻态控制单元的输出信号Out_m和第二阻态控制单元的输出信号Out_p同时置为高电平或低电平，当Logic1和Logic2均等于VDD1时，两个阻态控制单元的开关S1和开关S2均闭合，开关S3和开关S4均断开，第二阻态控制单元的输出信号Out_p和第一阻态控制单元的输出信号Out_n被拉为高电平；当Logic1和Logic2均等于＝0时，两个阻态控制单元的开关S1和开关S2均断开，开关S3和开关S4均闭合，第二阻态控制单元的输出信号Out_p和第一阻态控制单元的输出信号Out_n被拉为低电平，并送入至后级LVDS驱动电路；

2)高阻输出：通过第一组态控制单元和第二组态控制单元，当Logic1＝VDD1时，第一阻态控制单元的开关S1和开关S2闭合，开关S3和开关S4断开，第一阻态控制单元的输出信号Out_m和Out_n被拉为高电平；当Logic2＝0或EN_N失效态时，第二阻态控制单元的开关S1和开关S2断开，开关S3和开关S4闭合，第二阻态控制单元的输出信号Out_p和Out_q被拉为低电平，当Logic1＝VDD1时且Logic2＝0或EN_N失效态时，作用到后级的LVDS驱动电路上，使pmos管P1、pmos管P2、nmos管N1和nmos管N2同时关断，实现高阻态输出。