[发明专利]半导体存储器装置及其形成方法

说明书

本申请涉及一种半导体存储器装置及其形成方法。一种半导体存储器装置，其包含：存取晶体管，其配置为包括沟道部分和一对源极/漏极区的竖直晶体管；存储电容器，其连接到所述一对源极/漏极区中的一者；位线，其连接到所述一对源极/漏极区中的另一者；第一半导体层，其设置在所述源极/漏极区中，所述位线连接到所述第一半导体层。优选地，所述第一半导体层包括SiGe。

技术领域

本申请涉及一种半导体存储器装置及其形成方法。

背景技术

近来，在例如动态随机存取存储器的半导体存储器装置中，期望增加存储器容量，但是由于更精细的处理尺寸而难以增加存储器容量。因此，已经提出了通过存储器单元中的存取晶体管的竖直结构来实现存储器单元的平面面积的减小以及存储器容量的增加的技术。

发明内容

在一个方面，本申请提供一种半导体存储器装置，其包括：存取晶体管，其配置为包括沟道部分和一对源极/漏极区的竖直晶体管；存储电容器，其连接到所述一对源极/漏极区中的一者；位线，其连接到所述一对源极/漏极区中的另一者；以及第一半导体层，其设置在所述源极/漏极区中，所述位线连接到所述第一半导体层。

在另一方面，本申请进一步提供一种制造半导体存储器装置的方法，所述半导体存储器装置包括一对源极/漏极区、安置在所述源极/漏极区之间且被绝缘体包围的沟道部分、包括经由栅极绝缘膜与所述沟道部分相对的栅极电极的竖直晶体管、以及连接到所述源极/漏极区中的一者的存储电容器，所述方法包括：形成在半导体衬底上沿垂直于所述半导体衬底的第一方向延伸的多个柱结构，每个柱结构包括作为堆叠结构的包括源极/漏极区中的一者的第一半导体层、包括所述沟道部分的第二半导体层，以及第一绝缘体层；去除所述第一绝缘体层以暴露所述第二半导体层；通过用杂质掺杂暴露的第二半导体层来形成所述源极/漏极区中的另一者；形成连接到所述源极/漏极区中的另一者并沿所述第一方向延伸的存储电容器；通过使用所述第一半导体层作为蚀刻停止剂进行蚀刻来去除所述半导体衬底，以暴露所述第一半导体层；以及形成与所述第二半导体层的侧表面接触的栅极绝缘膜和栅极电极。

在又一方面，本申请进一步提供一种制造半导体存储器装置的方法，其包括：形成在半导体衬底上沿垂直于所述半导体衬底的第一方向延伸的多个柱结构，每个柱结构包括作为堆叠结构的第一半导体层、第二半导体层和第一绝缘体层；在所述柱结构之间形成第二绝缘体层和屏蔽板；去除所述第一绝缘体层以暴露所述第二半导体层；用杂质掺杂所述第二半导体层以形成掺杂部分；形成连接到暴露的第二半导体层并沿所述第一方向延伸的存储电容器；通过蚀刻去除所述半导体衬底以暴露所述第一半导体层；在所述第二半导体层中的每一者与所述屏蔽板之间形成从所述第一半导体层侧到达所述掺杂部分的沟槽；在所述沟槽中形成栅极绝缘膜和栅极电极；以及形成连接到所述第一半导体层的位线。

附图说明

图1A和1B是示出根据实施例的半导体存储器装置的示意性制造方法的图。图1A是示出示例性处理阶段中的存储器单元区的示意性配置的截面图。图1B是示出示例性处理阶段中的存储器单元区的示意性配置的纵截面图。图1A是示出沿图1B中的线A-A的部分的示意性配置的截面图。图1B是示出沿图1A中的线B-B的部分的图的纵截面图。

图2A和2B是示出根据实施例的半导体存储器装置的示意性制造方法的图，并且示出了在图1A和1B之后的示例性处理阶段的示意图。图2A是示出存储器单元区的示意性配置的截面图。图2B是示出存储器单元区的示意性配置的纵截面图。图2A是示出沿图2B中的线A-A的部分的示意性配置的截面图。图2B是示出沿图2A中的线B-B的部分的图的纵截面图。

图3A和3B是示出根据实施例的半导体存储器装置的示意性制造方法的图，并且示出了在图2A和2B之后的示例性处理阶段的示意图。图3A是示出存储器单元区的示意性配置的截面图。图3B是示出存储器单元区的示意性配置的纵截面图。图3A是示出沿图3B中的线A-A的部分的示意性配置的截面图。图3B是示出沿图3A中的线B-B的部分的图的纵截面图。