[发明专利]一种小尺寸Latch单元电路及Flash芯片

权利要求书

1.一种小尺寸Latch 单元电路，其特征在于，包括：

default值写入模块，在Flash芯片上电时对配置信息位写入default值数据；

数据写入模块，在配置信息位需更新数据时将输入数据信号Din写入配置信息位；

所述数据写入模块包括第一mos管nm1、第二mos管nm2、第三mos管nm3，所述第一mos管nm1的漏极与数据latch模块连接，第一mos管nm1的栅极连接写使能DUMP_EN，第一mos管nm1的源极与第二mos管nm2的漏极连接，第二mos管nm2的源极与第三mos管nm3的漏极连接，第三mos管nm3的源极连接输入数据信号Din，第二mos管nm2的栅极连接第一地址选择信号YA，第三mos管nm3的栅极连接第二地址选择信号YB；

数据latch模块，对配置信息位内的数据实现锁存；

数据输出模块，对配置信息位内的数据实现输出；

所述default值写入模块与数据latch模块连接，数据latch模块与数据写入模块连接，数据latch模块与数据输出模块连接。

2.根据权利要求1所述的小尺寸Latch 单元电路，其特征在于，所述第一mos管nm1、第二mos管nm2、第三mos管nm3均为nmos管。

3.根据权利要求1所述的小尺寸Latch 单元电路，其特征在于，所述数据latch模块包括第四mos管pm1、第五mos管nm4、第六mos管pm2、第七mos管pm3、第八mos管nm5和第九mos管nm6，所述第四mos管pm1的源极连接电源电压VDD，第四mos管pm1的漏极与第五mos管nm4的漏极连接，第五mos管nm4的源极接地，第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与default值写入模块连接，第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与数据输出模块2连接；第六mos管pm2的源极连接电源电压VDD，第六mos管pm2的的漏极与第七mos管pm3的源极连接，第七mos管pm3的漏极与第八mos管nm5的漏极连接，第八mos管nm5的源极与第九mos管nm6的漏极连接，第九mos管nm6的源极接地，第六mos管pm2的栅极与第九mos管nm6的栅极连接在一起后与第四mos管pm1的漏极连接，第七mos管pm3的栅极连接第一锁存信号LATCH，第八mos管nm5的栅极连接第二锁存信号LATCH_B，所述第二锁存信号LATCH_B为第一锁存信号LATCH的取反；第五mos管nm4的栅极与第四mos管pm1的栅极连接在一起后与第七mos管pm3的漏极连接，第六mos管pm2的栅极与第九mos管nm6的栅极连接在一起后连接数据输出模块。

4.根据权利要求3所述的小尺寸Latch 单元电路，其特征在于，所述第四mos管pm1、第六mos管pm2、第七mos管pm3采用pmos管，第五mos管nm4、第八mos管nm5和第九mos管nm6采用nmos管。

5.根据权利要求1所述的小尺寸Latch 单元电路，其特征在于，所述数据输出模块包括第十mos管pm4和第十一mos管nm7，所述第十mos管pm4的源极连接电源电压VDD，第十mos管pm4的栅极和第十一mos管nm7的栅极连接在一起后与数据latch模块连接，第十mos管pm4的漏极与第十一mos管nm7的漏极连接，第十一mos管nm7的源极接地，第十mos管pm4的漏极作为数据输出端，对配置信息位内的数据实现输出。

6.根据权利要求5所述的小尺寸Latch 单元电路，其特征在于，所述第十mos管pm4采用pmos管，第十一mos管nm7采用nmos管。

7.根据权利要求1所述的小尺寸Latch 单元电路，其特征在于，所述default值写入模块包括第十二mos管pm5，所述第十二mos管pm5的源极连接电源电压VDD，第十二mos管pm5的漏极与数据latch模块连接，第十二mos管pm5的栅极连接第一上电控制信号PRECHB，当default 值为1时，第十二mos管pm5的漏极与数据写入模块连接。