[发明专利]解码装置、设备、方法和计算机程序

说明书

解码装置、设备、方法和计算机程序。示例涉及解码装置、解码设备、解码方法、解码计算机程序以及包括这样的解码装置或解码方法的通信设备、存储器设备和存储设备。一种用于对码字执行迭代解码的解码装置包括：处理电路，包括多个处理单元；以及控制电路，被配置为控制码字的迭代解码。迭代解码基于奇偶校验矩阵。矩阵被细分为两个或更多个分区。控制电路被配置为在第一操作模式下操作以处理具有第一长度的码字，并且在第二操作模式下操作以处理具有第二长度的码字。控制电路被配置为至少在第二操作模式下，跨矩阵的两个或更多个分区来复用多个处理单元的利用。

技术领域

示例涉及解码装置、解码设备、解码方法、解码计算机程序以及包括这样的解码装置或解码设备的通信设备、存储器设备和存储设备。

背景技术

使无线和/或有线通信支持具有极其不同的块长度的纠错码变得越来越常见。然而，对于这些块长度中的每一个，具有单独的解码器可以快速地将解码器硅面积带到过分高的数字。因此，应用可能不得不通过对一些块长度使用次优码以便降低硅成本来进行折衷。对于现有的解码器设计，参数——成本和性能——可能无法同时进行优化。

例如，以下两种方法之一可以用于支持具有不同长度的码-（1）在解码器中复用（multiplexing）码，或（2）为每个码长度使用单独的解码器。当码的块长度相当时，在诸如低密度奇偶校验码（LDPC）解码器之类的解码器中复用（简称复用（muxing））码是一种可接受的解决方案。当码的大小（块长度）范围跨数量级（2X到10X）时，则复用码可能变得低效。它有时可能导致与个体解码器组合起来相比更多的硅面积，因为当复用码时，每个块长度的加速（speed-up）没有被精细地控制。使用单独的解码器可能导致更长的开发时间和使用更多的硅面积，这分别是影响非经常性工程设计（NRE）成本和经常性工程设计（RE）成本的主要因素。

附图说明

装置和/或方法的一些示例将在下文中仅通过举例并参考附图来描述，其中

图1a示出了受约束码示例的示意图，其中应用可以在512B读取模式下或2KB读取模式下操作；

图1b示出了图示对于具有极其不同的块长度的码的低重用效率的图解；

图2a示出了解码装置或解码设备的示例的框图；

图2b示出了解码方法的示例的流程图；

图2c示出了包括解码装置或解码设备的通信设备的示例的框图；

图3示出了包括解码装置或解码设备的存储器设备的示例的框图；

图4示出了包括解码装置或解码设备的存储设备的示例的框图；

图5示出了在各种示例中使用的示例性矩阵的图解；

图6示出了将2KB矩阵分区在4个子矩阵中的示意图；

图7示出了不同循环大小的矩阵之间的示例性变换的图解；以及

图8示出了在本公开的示例中使用的SRAM的示例。

具体实施方式

现在参考附图更详细地描述一些示例。然而，其他可能的示例不限于详细描述的这些示例的特征。其他示例可以包括特征的修改以及对特征的等效物和替代物。此外，本文中用于描述某些示例的术语不应当限制另外的可能示例。

贯穿各图的描述，相同或类似的附图标记指代相同或类似的元素和/或特征，它们可以等效或以修改的形式实现，而同时提供相同或类似的功能。为了清楚，各图中的线、层和/或区域的厚度也可能被放大。

当两个元素A和B使用“或”组合时，这将应理解为公开了所有可能的组合，即，仅A、仅B以及A和B，除非在个别情况下另有明确定义。作为相同组合的替代措辞，可以使用“A和B中的至少一个”或“A和/或B”。这等效地适用于多于两个元素的组合。