[发明专利]一种基于可变电阻式随机存储器的卷积神经网络加速器

说明书

本发明提出一种基于可变电阻式随机存储器的卷积神经网络加速器，包括控制器，片内存储器，数字模拟信号转换器，模拟数字信号转换器以及基于电阻式存储器的核心计算单元。本发明在基于可变电阻式随机存储器的卷积神经网络加速器中引入基于电阻式存储器的核心计算单元，通过对核心计算单元进行重新配置，可执行连续多层的卷积计算，并降低数字模拟信号的互相转换操作和中间计算数据的反复存取，使得基于可变电阻式随机存储器的卷积神经网络加速器更为高效。

技术领域

本发明涉及卷积神经网络算法领域，属于一种基于可变电阻式随机存储器的卷积神经网络加速器。

背景技术

卷积神经网络是深度神经网络中发展应用最为成功的分支之一。随着卷积神经网络在图像视频识别等领域的广泛应用，海量的卷积神经网络计算任务需要得到高效的处理。然而，海量的计算任务会产生更多的计算数据传输量。在传统的处理器架构中，例如CPU和GPU，计算单元的处理速度比存储单元的访存速度快得多，大量的计算数据会加剧存储墙对处理器架构运算效率的负面影响。

为了提升处理神经网络计算任务的效率，许多研究工作围绕神经网络专用加速器设计来展开。尽管Dadiannao等相关工作提出了基于近存储计算的深度神经网络加速器设计，但在冯诺依曼架构下，加速器结构里的计算单元与存储单元仍是相互独立的。无法从本质上缓解存储墙对深度神经网络加速器性能的影响。因此，研究者们提出存内计算的设计思路来解决这个问题。存内计算的含义是在内存单元中完成计算操作。已有的内存介质无法实现计算操作，而新型的非易失性存储器，例如电阻式存储器和磁阻存储器等，能根据自身的物理特性同时具备存储能力与计算能力。其中，电阻式存储器通过电阻的形式存储计算数据，把电阻式存储器组织成阵列的形式后可根据欧姆定律和基尔霍夫定律在阵列内自然地完成矩阵乘法。矩阵乘法是卷积神经网络中最核心也是数量最多的计算操作。由于电阻式存储器在运算矩阵乘法时存在着天然的优势，近年来产生了许多基于电阻式存储器的深度神经网络加速器研究工作。

目前，已有的基于电阻式存储器的深度神经网络加速器研究工作大致可分为两类：一类是把电阻式存储器组织成若干个尺寸固定的阵列形式，再由若干个阵列组成计算单元。现在大多数研究工作提出的加速器架构都以此组织形式作为基础。这样设计的优势是在于可通过拆分矩阵的方式来适应输入输出大小不同的各类矩阵乘法。但是，由于阵列内以模拟信号的形式进行计算而模拟信号无法存储，故需要进行大量数字信号与模拟信号互相转换的操作，从而产生大量的时耗和能耗。另一类是把由电阻式存储器组成的阵列直连成简单的感知机形式。这样设计的优势是降低了阵列与阵列之间的信号转换操作，进一步提升了计算矩阵乘法的效率。但是这样的结构可扩展性较差，目前无法运行更深更复杂的卷积神经网络。

发明内容

本发明的目的在于针对已有工作的不足，提出一种基于可变电阻式随机存储器的卷积神经网络加速器，是一种低数模信号转换时耗与能耗的基于可变电阻式随机存储器的卷积神经网络加速器结构，以解决上述问题。

本发明提供了一种基于可变电阻式随机存储器的卷积神经网络加速器，包括控制器，多组片内存储器，数字模拟信号转换器，模拟数字信号转换器以及基于电阻式存储器的核心计算单元，所述控制器，用于控制程序进程和各个模块的工作状态；所述片内存储器，用于存储片上核心计算单元输出的中间计算数据和片外输入数据；所述数字模拟信号转换器，用于把片内存储器的输入数据转换成模拟信号传输给基于电阻式存储器的核心计算单元；所述模拟数字信号转换器，把基于电阻式存储器的核心计算单元的输出模拟信号转换成数字信号存储到片内存储器；所述基于电阻式存储器的核心计算单元，用于从数字模拟信号转换器获得输入模拟信号并直接使用模拟信号完成连续多层的卷积计算和最大池化操作。

根据本发明的低数模信号转换时耗与能耗的基于可变电阻式随机存储器的卷积神经网络加速器，所述基于电阻式存储器的核心计算单元由多个大小固定的交叉开关阵列，若干个开关矩阵，开关矩阵控制器和多个最大池化电路组成；

所述交叉开关阵列，用于存储卷积计算的权值，还能进行部分卷积计算，由可变电阻式随机存储器组成，可由开关矩阵进行连接；