[发明专利]具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法

说明书

本发明公开了一种具有低门槛电压的SiC绝缘栅双极晶体管，包括第一外延层，第一外延层之下依次设置有第二、第三、第四外延层；第四外延层的凸台之间设置有集电区；第四外延层及集电区下表面共同设置有集电极PAD；第一外延层上部的平台周围套装有阱区，该阱区上套装有源区，阱区和源区周围设置有重掺杂区；第一外延层、阱区以及源区部分上表面共同设置有栅氧化层；栅氧化层上表面覆盖有多晶硅栅；多晶硅栅及栅氧化层共同覆盖有场氧；重掺杂区、源区部分、场氧上表面及侧壁共同覆盖有发射极PAD。本发明还公开了该具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。本发明的器件，降低了SiC IGBT的门槛电压。

技术领域

本发明属于宽禁带半导体器件技术领域，涉及一种具有低门槛电压的SiC绝缘栅双极晶体管，本发明还涉及该种具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。

背景技术

碳化硅(SiC)材料具有禁带宽度大、热导率高、临界雪崩击穿电场强度高、饱和载流子漂移速度大及热稳定性好等优点，是制造电力半导体器件的理想材料。绝缘栅双极晶体管(IGBT)兼具了绝缘栅场效应晶体管(MOSFET)开关速度快以及双极晶体管(BJT)通态电阻低的优点，成为最出色的一种功率半导体器件。而将理想电力半导体器件制造材料SiC用于制造最出色的功率半导体器件IGBT时，由于SiC pn结正向导通门槛电压高，SiC IGBT出现了门槛电压高的问题。过高的门槛电压削弱了SiC IGBT与硅(Si)IGBT、SiC MOSFET等之间的竞争优势，严重影响了SiC IGBT的广泛应用。

因此，有必要提供一种高性能、高可行性的技术方案，用于解决SiC IGBT门槛电压高的问题。

发明内容

本发明的目的是提供一种具有低门槛电压的SiC绝缘栅双极晶体管，解决了现有技术中的SiC IGBT存在门槛电压高的问题。

本发明的另一目的是提供该种具有低门槛电压的SiC绝缘栅双极晶体管的制造方法。

本发明所采用的技术方案是，一种具有低门槛电压的SiC绝缘栅双极晶体管，包括第一外延层，第一外延层之下设置有第二外延层，第二外延层之下设置有第三外延层，第三外延层之下设置有第四外延层，第四外延层包括多个尺寸相同的凸台；第四外延层的凸台之间设置有集电区，集电区与第三外延层下表面、第四外延层侧壁及第四外延层部分下表面接触；第四外延层下表面以及集电区下表面共同设置有集电极PAD；

在第一外延层上部中心设置有凸起的平台，该平台周围套装有阱区，该阱区上套装有源区，阱区和源区周围设置有重掺杂区；阱区与第一外延层上表面及平台侧壁接触；源区与阱区上表面及阱区随平台突起的侧壁接触；源区与阱区的外侧面同时与重掺杂区接触；第一外延层平台上表面、阱区突起的上表面以及源区部分上表面共同设置有栅氧化层；栅氧化层上表面覆盖有多晶硅栅；多晶硅栅上表面及侧壁以及栅氧化层侧壁共同覆盖有场氧；重掺杂区上表面、源区部分上表面、场氧上表面及侧壁共同覆盖有发射极PAD。

本发明所采用的另一技术方案是，上述的具有低门槛电压的SiC绝缘栅双极晶体管的制造方法，按照以下步骤实施：

步骤1：采用化学气相淀积的方法，在SiC材料的衬底一个表面上依次生长第一外延层、第二外延层、第三外延层、第四外延层；

步骤2：采用化学机械抛光的方式，将衬底去除，保留第一外延层、第二外延层、第三外延层、第四外延层；

步骤3：在第四外延层上淀积掩蔽膜，通过光刻技术获得图形化表面，在图形化表面上进行干法刻蚀，形成第四外延层的多个凸台，各凸台的间距为5.0μm，各凸台的高度为2.0μm；

步骤4：采用PVD技术，结合光刻与刻蚀的方法，在第四外延层凸台之间淀积p型NiO的集电区，使得集电区覆盖第三外延层上表面、第四外延层的凸台侧壁以及第四外延层凸台上表面边缘0.3μm区域；