[发明专利]一种基于固定顶点的图分割方法

说明书

本发明提供了一种基于固定顶点的图分割方法，包括：S1、电路设计网表建模：电路设计网表转换为带权超图，并预分配固定顶点到指定的逻辑分组；S2、聚类构造固定顶点子图和可移动子图；S3、初始分割阶段：将固定顶点子图分配到预先定义的逻辑分组中，将可移动子图随机均衡分配不同逻辑分组中；S4、优化调整阶段：遍历可移动子图，计算可移动顶点收益，根据收益大小，将顶点移动到对应分组中，优化CutSize切割连线大小。本发明可以满足固定分配特定功能节点到指定的分组中，同时达到分割速度更快，处理数据规模更大，分割后的数据块之间耦合度较小，处理效率更高的目的。

技术领域

本公开涉及电子计算机软件技术领域，尤其涉及一种基于固定顶点的图分割方法。

背景技术

超大规模集成电路(VLSI)复杂性对EDA(Electronic Design Automation)设计工具提出严峻的挑战。电路分割(CUT)技术把VLSI设计问题划分为若干较小部分别处理，是电路设计阶段的关键技术之一，是解决超大规模集成电路(VLSI)复杂性设计问题的一种有效途径。电路分割算法是EDA工具中的基础算法，也是实现VLSI层次化设计的重要方法。电路分割算法是一个NP（Non-deterministic Polynomial）完全问题（非多项式时间可解的问题），通常采用启发式算法需求近似解。

目前通用的电路分割算法是多级划分算法，处理大规模集成电路有较好的运算速度。多级分割算法如图1所示，主要包括以下四个阶段：（1）电路设计建模为超图(边连接两个或者两个以上顶点的图)网表，（2）原始网表聚类，（3）初始划分，（4）优化调整。

初始划分和优化调整阶段通常采用FM算法(Fiduccia and Mattheyses), 该算法主要是通过移动顶点减小切割连线(CutSize) 优化分组结果。最终得到分割结果普遍基于分组之间顶点大小均衡约束下CutSize最小。

在一些复杂的电路设计验证原型系统和仿真平台，由于不同硬件有不同功能，需要对特定电路设计模块/实例分配到指定分组上，最终映射到特定功能的硬件资源。目前采用的FM算法无法满足这种特性化分割约束场景，而其它分割算法在满足固定节点分割约束条件下，分割效率和分组结果cutsize较大。

发明内容

有鉴于此，本公开实施例提供一种基于固定顶点的图分割方法，该方法可以满足固定分配特定功能节点到指定的分组中，使特定节点固定分配到特定分组场景，同时达到分割速度更快，处理数据规模更大，分割后的数据块之间耦合度较小，处理效率更高的目的。

为了实现上述目的，本发明提供如下技术方案：

一种基于固定顶点的图分割方法，包括如下步骤：

S1、电路设计网表建模：电路设计网表转换为带权超图，并预定义分配固定顶点到指定的逻辑分组；

S2、超图粗化聚类阶段，聚类构造固定顶点子图和可移动子图；

S3、初始分割阶段：先将固定顶点子图分配到预先定义的逻辑分组中，再将可移动子图随机均衡分配不同逻辑分组中；

S4、优化调整阶段：遍历可移动子图，计算可移动顶点收益，根据收益大小，将顶点移动到对应分组中，优化CutSize切割连线大小。

进一步地，S1中，根据硬件资源功能划分定义不同逻辑分组类型，将电路设计中特定功能的逻辑模块Cell/实例映射的超图顶点，预先固定分配到划分的硬件资源逻辑分组。

进一步地，根据可编程逻辑器件的资源功能划分定义不同逻辑分组类型，其中，可编程逻辑器件的资源功能包括通用性硬件、存储器硬件资源、DSP数字信号处理器资源。

进一步地，S2中，先遍历所有的固定顶点，以固定顶点为种子，将与固定顶点连接紧密的顶点聚合在一起，构造固定顶点子图；