[发明专利]一种1394链路层芯片内部数据路由调度电路及其调度方法

权利要求书

1.一种1394链路层芯片内部数据路由调度电路，包括1394LINK模块、DM接口和MC接口，其特征在于：所述调度电路还包括DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块；所述DM接口时序转换模块与内部数据路由调度模块连接，所述MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接；所述内部数据路由调度模块与1394LINK模块连接，所述DM接口与DM接口时序转换模块连接，所述MC接口与MC接口时序转换模块连接，其中：

所述DM接口时序转换模块在发送数据时，将DM接口输入的数据格式，转换为1394LINK模块需要的数据格式，并发送至内部数据路由调度模块，在接收数据时，将内部数据路由调度模块发送过来的数据，按照DM接口输出的数据格式输出；

所述MC接口时序转换模块将MC接口的读写时序，转换为MC接口的读写时序；

所述寄存器模块在内部实现配置寄存器，配置位段包括dm_en，dm_rx_en，txen、rxen和发送缓冲寄存器，接收缓冲寄存器，接收缓冲状态寄存器，在MC接口时序转换模块发送过来的寄存器读和寄存器写的控制下配置寄存器；

所述内部数据路由调度模块在寄存器模块输入的配置位段dm_en，dm_rx_en，txen，rxen的控制下，完成将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块，以及将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作。

2.根据权利要求1所述的1394链路层芯片内部数据路由调度电路，其特征在于：所述内部数据路由调度模块将DM接口输入的数据、MC接口输入的数据根据寄存器模块的寄存器配置选择发送到1394LINK模块时，当寄存器模块输入的dm_en为0，tx_en为1，且接收到寄存器模块输入的数据包发送数据时，将此数据发送到1394LINK模块，当寄存器模块输入的dm_en为1，tx_en为1，接收到DM接口时序转换模块输入的数据包发送数据时，将此数据发送到1394LINK模块；当tx_en为0时，不将任何数据送至1394LINK模块。

3.根据权利要求2所述的1394链路层芯片内部数据路由调度电路，其特征在于：所述内部数据路由调度模块将1394LINK模块收到的数据根据寄存器模块的寄存器配置发送到DM接口或MC接口的操作时，当寄存器模块输入的dm_en为0，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，并配置寄存器模块接收缓冲状态寄存器为1；当寄存器模块输入的dm_en为1，rx_en为1，且接收到1394LINK模块输入的数据包时，将此数据发送到寄存器模块，将此数据发送到DM接口时序转换模块；当rx_en为0时，不将任何数据送至寄存器模块或DM接口时序转换模块。

4.一种实现权利要求1所述的1394链路层芯片内部数据路由调度电路的调度方法，其特征在于：该方法包括以下步骤：

1)在仿真开始时，通过MC接口配置寄存器模块；

2)如果需要进行DM数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为0，TX_EN为1，之后使用DM接口进行数据发送；

3)如果需要进行DM数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为1，DM_RX为1，RX_EN为1，之后使用DM接口进行数据接收；

4)如果需要进行MC数据发送，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，TX_EN为1，之后通过MC接口配置发送缓冲寄存器；

5)如果需要进行MC数据接收，通过MC接口配置寄存器模块配置寄存器DM_EN为0，DM_RX为0，RX_EN为1，之后通过MC接口读接收缓冲状态寄存器。