[发明专利]增强型功率半导体器件结构及其制备方法

权利要求书

1.增强型功率半导体器件结构，其特征在于，包括：

具有2DEG的异质结；

位于所述异质结上方的源电极、p型栅和漏电极；以及

设置于所述p型栅上的栅电极；

其中，所述p型栅具有台阶式结构，台阶式结构中的至少部分台阶段是以p型栅的厚度最大的台阶段为起始点向漏电极侧延伸的减薄台阶段，所述栅电极设置于p型栅的厚度最大的台阶段上，且所述厚度最大的台阶段的厚度设置成能够使得位于所述栅电极下方的异质结中的2DEG耗尽；

所述p型栅的材料为N极性，所述p型栅通过第一刻蚀和第二刻蚀制得，且第二刻蚀采用湿法腐蚀工艺；

所述p型栅为叠层的复合结构，所述叠层的复合结构p型栅由类型为p-型的栅层与类型为p型的栅层交替形成的p-/p型叠层栅。

2.根据权利要求1所述的增强型功率半导体器件结构，其特征在于，还包括设于所述栅电极上方的金属场板；其中，

所述金属场板至少覆盖p型栅的与所述栅电极对应的台阶段。

3.根据权利要求2所述的增强型功率半导体器件结构，其特征在于，所述金属场板覆盖p型栅的所有台阶段。

4.根据权利要求1至3任一项所述的增强型功率半导体器件结构，其特征在于，所述减薄台阶段的数量为多个，且多个减薄台阶段中至少有两个台阶段的厚度是不同的；或者，

所述减薄台阶段的数量为两个，且两个减薄台阶段的厚度不同；或者，

所述减薄台阶段的数量为一个。

5.根据权利要求4所述的增强型功率半导体器件结构，其特征在于，在所述减薄台阶段为两个和多个时，所述向漏电极侧延伸的各减薄台阶段的厚度设置成沿朝向漏电极的方向逐渐减小。

6.权利要求1至5任一项所述增强型功率半导体器件结构的制备方法，其特征在于，包括以下步骤：

步骤S1：制备第一基体；

步骤S2：在所述第一基体上依次生长高阻层和势垒层，并在高阻层和势垒层之间形成具有2EDG的异质结；

步骤S3：在所述势垒层上生长p型栅层，所述p型栅层采用N极性材料制成；

步骤S4：对所述p型栅层进行刻蚀，以形成具有台阶式结构的p型栅，其中，刻蚀形成的台阶式结构中包括有一个具有最大厚度的台阶段和向最大厚度的台阶段的至少一侧延伸的至少一个减薄台阶段，所述最大厚度设置成能够使得位于其下方的异质结中的2DEG耗尽；

步骤S5：在所述势垒层上的减薄台阶段一侧制备漏电极，在势垒层上的漏电极的相对侧制备源电极，并在所述p型栅的具有最大厚度的台阶段上生长栅电极；

其中，在步骤S4中，对所述p型栅层进行刻蚀，以形成具有台阶式结构的p型栅包括

步骤S41：对所述p型栅层进行至少一次第一刻蚀，形成第一栅层结构，其中，所述第一栅层结构完全覆盖所述势垒层的表面；

步骤S42：对所述第一栅层结构进行至少一次第二刻蚀，形成具有台阶式结构的p型栅；

至少第二刻蚀是采用湿法腐蚀工艺实现。

7.根据权利要求6所述的增强型功率半导体器件结构的制备方法，其特征在于，所述第一刻蚀和第二刻蚀采用相同的技术或采用不同的技术实现。

8.根据权利要求7所述的增强型功率半导体器件结构的制备方法，其特征在于，在步骤S5之后还包括：

步骤S6：在所述势垒层、源电极、漏电极、p型栅和栅电极的表面生长介质膜，并在介质膜的对应位置开孔，以露出所述源电极、漏电极和栅电极；

步骤S7：在所述介质膜上方制备至少覆盖p型栅的与所述栅电极对应的台阶段的金属场板，并将所述金属场板与所述源电极和介质膜中的至少一者连接，或将所述金属场板与所述栅电极和介质膜中的至少一者连接。